【正文】 i對擊錘打擊能量測量與分析系統(tǒng)研究畢業(yè)論文目 錄1 緒 論 1 2 2 2 3 32設(shè)計(jì)原理及方案 5 5 5 5 FPGA技術(shù)的應(yīng)用概述 5 6 6 6 7 位移采集原理 8 9 本章小結(jié) 103硬件系統(tǒng)設(shè)計(jì) 11 FPGA外圍硬件系統(tǒng)簡介 11 13 13 14 RS232與RS485通信接口設(shè)計(jì) 15 繼電器控制接口設(shè)計(jì) 16 USB通信接口設(shè)計(jì) 16 USB接口的外圍電路 16 USB接口的固件燒寫 17 FPGA外圍電路設(shè)計(jì) 19 FPGA配置電路 19 FPGA復(fù)位電路 20 FPGA時(shí)鐘電路 20 20 234 對擊錘力能分析 24 對擊錘打擊結(jié)構(gòu)力能分析 24 最大打擊力分析 25 打擊能量分析 26 加速度波形分析 26 285 邏輯數(shù)字電路設(shè)計(jì) 29 FPGA系統(tǒng)概述 29 29 Modelsim仿真介紹 30 30 FPGA芯片簡介 31 芯片選型及功能 31 FPGA中各模塊設(shè)計(jì) 32 觸發(fā)模塊設(shè)計(jì) 32 AD9226采集模塊設(shè)計(jì) 34 35 SRAM存儲模塊設(shè)計(jì) 36 39 415. 5本章總結(jié) 436 系統(tǒng)調(diào)試及結(jié)論 44 44 44 FPGA系統(tǒng)調(diào)試 44 硬件實(shí)物圖 45 FPGA硬件邏輯調(diào)試 45 46 507 總結(jié)與展望 51 51 51參考文獻(xiàn) 53攻讀碩士學(xué)位期間發(fā)表的論文 57致 謝 58學(xué)位論文知識產(chǎn)權(quán)聲明 59學(xué)位論文獨(dú)創(chuàng)性聲明 60iii1緒論1 緒 論隨著航天、航空的飛速發(fā)展，航空設(shè)備大型零部件的需求量的增加，我國鍛造行業(yè)的產(chǎn)量也隨之增加，鍛造設(shè)備的抗耐力承受著巨大的考驗(yàn)，作為生產(chǎn)大型裝備的蒸汽對擊模鍛錘，承擔(dān)著大量的生產(chǎn)任務(wù)，由于對擊錘的結(jié)構(gòu)特點(diǎn)與液壓模鍛錘不同，需要很大的底座，但重量相對較輕，是由上下錘頭，模具，錘桿共同組成，按照行程比與上下錘頭質(zhì)量比可以分為上、下錘頭行程等同的對擊錘和單一錘頭小行程的對擊錘[1]。由于打擊效率高，工作時(shí)無劇烈震動(dòng)，對地基影響較小，超負(fù)荷能力強(qiáng)，構(gòu)造簡單而成為重型鍛造設(shè)備的主要形式之一，近幾年，隨著航空工業(yè)中高強(qiáng)度耐熱合金大鍛造的大量開發(fā)生產(chǎn)，對擊錘需求使用次數(shù)增加的趨勢已經(jīng)十分明顯。目前的鍛錘大部分還是以蒸空錘和液氣錘為主，但對于大噸位的對擊模鍛錘的研究還比較少，隨著我國科學(xué)技術(shù)的的不斷提高以及社會的不斷發(fā)展[2]，航天航空、工業(yè)制造、國防建設(shè)和與之相關(guān)的鍛造產(chǎn)品對降低生產(chǎn)成本、產(chǎn)品重量、提高產(chǎn)品的質(zhì)量和性能的要求愈來愈高[2]。隨之而來，鍛造設(shè)備的生產(chǎn)壓力也進(jìn)一步加大，因此，如何開發(fā)出智能性可控性大噸位鍛壓設(shè)備，對于提高鍛錘的工作性能，自動(dòng)化水平、產(chǎn)品質(zhì)量有著十分重要的意義。 630KJ對擊錘實(shí)物圖鍛錘是最常見、歷史最悠久的鍛壓機(jī)械，鍛錘靠高壓氣體突然釋放的能量驅(qū)動(dòng)上，下錘頭高速運(yùn)動(dòng)，懸空對擊，是金屬塑性成形的鍛造方法。其中630KJ對擊模鍛錘作為國內(nèi)大噸位的主要鍛壓設(shè)備，錘頭，錘桿和模具是對擊錘的關(guān)鍵部件，從鑄港到加工成成品周期長，費(fèi)用高，630KJ的錘頭錘桿重近60t，加工周期1年，按目前市場價(jià)格，費(fèi)用為80—100萬元。核心部件頻繁被破壞，高昂的代價(jià)，漫長的加工周期已經(jīng)已經(jīng)成為困擾生產(chǎn)部門的一大難題[3]。對于不同的鍛件，需要不同的打擊能量，僅僅依靠鍛工的經(jīng)驗(yàn)來判斷打擊力的大?。ㄌ徨N高度和打擊聲音），打擊力過大或過小都會影響鍛件的加工質(zhì)量，而且會減少設(shè)備的使用壽命，這樣非常不利于設(shè)備的長期運(yùn)行[1]。對擊錘鍛造過程中，打擊能量是鍛造成形時(shí)需要控制的關(guān)鍵參數(shù)，該參數(shù)的準(zhǔn)確性測量是鍛造過程中質(zhì)量控制和設(shè)備正常運(yùn)行的必要條件。針對傳統(tǒng)的測量測試方法中需要在現(xiàn)場布置大量的儀器設(shè)備、無法滿足連續(xù)生產(chǎn)過程的測試要求[4]。 為了掌握該設(shè)備的性能和分析打擊過程中的功能變化，以確保生產(chǎn)順利進(jìn)行和后期打擊功能參數(shù)的實(shí)時(shí)數(shù)字化顯示提供倫理依據(jù)[5]，前期的功能模型的建立就顯得格外重要。因此，該課題以630KJ對擊模鍛錘為研究背景，設(shè)計(jì)了一套先進(jìn)的打擊能量參數(shù)的自動(dòng)采集與處理系統(tǒng)，可以滿足在高溫、高振動(dòng)、高粉塵的惡劣環(huán)境下工作，同時(shí)采集打擊過程中的相對位移與加速度，從而分析關(guān)鍵物理參數(shù)與打擊力與打擊能量之間的功能關(guān)系，為現(xiàn)場工人對鍛造質(zhì)量控制和設(shè)備安全運(yùn)行提供了可靠的科學(xué)依據(jù)。因此決定自行串裝該設(shè)備，并對其加速度進(jìn)行參數(shù)采集，并建立加速度和打擊能量之間的數(shù)學(xué)模型，并分析二者之間的關(guān)系。通過對630KJ對擊模鍛錘打擊過程中在打擊速度，模具重量，打擊行程幾個(gè)關(guān)鍵物理量的分析，分析其與最大打擊力、最大打擊能量之間的關(guān)系，驗(yàn)證在同等的蒸汽壓力和不同打擊行程下最大打擊能量與行程之間的關(guān)系，結(jié)合物理能量學(xué)原理建立打擊能量與加速度、位移之間的數(shù)學(xué)模型，利用采集設(shè)備得到上下錘頭以及打擊行程關(guān)鍵參數(shù)的方法對整體系統(tǒng)進(jìn)行評估，對不同工件進(jìn)行最大打擊能量歸類。 對擊錘是多種鍛造設(shè)備的先驅(qū)，隨著工業(yè)的飛速發(fā)展和新型鍛造工藝的改善[6]，由于鍛錘類設(shè)備結(jié)構(gòu)單一，適應(yīng)性強(qiáng)，投資小等特點(diǎn)，對擊模鍛錘成為裝備制造業(yè)必不可少的生產(chǎn)工具。尤其是大噸位對擊錘占相當(dāng)能量鍛造設(shè)備的總量的比例達(dá)到四分之三，對擊模鍛錘的優(yōu)勢在于打擊速度快、打擊頻率強(qiáng)，大噸位鍛錘受到加工條件和運(yùn)輸條件的限制以及制造業(yè)技術(shù)水平的限制，其擁有量維持在七十年代末的水平，不同的打擊能量，僅僅依靠鍛工的經(jīng)驗(yàn)來判斷打擊力的大?。ㄌ徨N高度和打擊聲音），打擊力過大或過小都會影響鍛件的加工質(zhì)量，而且會減少設(shè)備的使用壽命，這樣非常不利于設(shè)備的長期運(yùn)行。我國鍛錘的數(shù)控技術(shù)僅僅還停留在液壓模鍛錘階段[7]，大噸位對擊模鍛錘的打擊強(qiáng)度大，震動(dòng)大，打擊速度難以檢測，因此，對于對擊模鍛錘的數(shù)控技術(shù)還處于起步階段。 我國自行生產(chǎn)的鍛錘我國目前的鍛錘大部分還是以蒸空錘和液氣錘為主，對于大噸位的對擊模鍛錘的研究還比較少，隨著我國社會的發(fā)展和科學(xué)技術(shù)的長足進(jìn)步，工業(yè)、國防建設(shè)、航空航天以及其它裝備制造業(yè)等對減少生產(chǎn)成本，減低產(chǎn)品重量、提高產(chǎn)品性能和質(zhì)量的要求越來越高，這也意味著鍛壓生產(chǎn)的擔(dān)子會空前的加大，所以設(shè)計(jì)開發(fā)新型數(shù)控自動(dòng)化大噸位鍛錘，對于提高鍛錘工作性能、鍛壓件質(zhì)量、生產(chǎn)能力和自動(dòng)化程度，具有十分重要的意義[2]。國外鍛錘發(fā)展于本世紀(jì)的30年代，從驅(qū)動(dòng)方式分，可以分為液壓鍛錘和氣動(dòng)鍛錘，經(jīng)歷了從自由打擊放油落錘到液壓氣體驅(qū)動(dòng)鍛錘，最后到全液壓驅(qū)動(dòng)鍛錘的發(fā)展歷程，與我國放油液壓氣錘相類似。目前可提供大噸位鍛錘主要有德國的拉斯科、萬家頓公司?？梢詫?shí)現(xiàn)大噸位全液壓驅(qū)動(dòng)，不等速對擊結(jié)構(gòu)原理，并通過程序控制實(shí)現(xiàn)自動(dòng)化。自然對擊錘同樣配備自動(dòng)化控制系統(tǒng)，具備多種不同的操作方式，例如手動(dòng)自動(dòng)，壓機(jī)接通，可以預(yù)選不同工件的打擊方式和打擊類型[8]，在每次打擊完成后，可以根據(jù)模具批次的不同將打擊能量和打擊次數(shù)進(jìn)行存儲和存放[9]。本論文的內(nèi)容和章節(jié)安排如下：第一章為緒論部分，詳細(xì)介紹了對擊模鍛錘的發(fā)展以及國內(nèi)外液壓鍛錘以及對擊錘發(fā)展的水平以及其自動(dòng)化水平[9]，通過對比國內(nèi)大噸位鍛錘的發(fā)展以及國外各鍛造行業(yè)的生產(chǎn)水平，分析世界各國鍛造工業(yè)所遇到的瓶頸[10]，提出本課題的研究規(guī)劃方案以及實(shí)驗(yàn)研究的基礎(chǔ)，對630KJ對擊錘進(jìn)行系統(tǒng)結(jié)構(gòu)評估，最后列舉本研究課題開展的核心意義以及實(shí)驗(yàn)研究的方向，并加以實(shí)施，通過以微處理器為控制核心， 采用AD采集、編碼器計(jì)數(shù)原理和SRAM存儲及USB通信技術(shù)，利用EDA軟件QuartusII為編譯環(huán)境進(jìn)行邏輯電路設(shè)計(jì)、綜合編譯，對整體對擊錘力能參數(shù)測量系統(tǒng)進(jìn)行準(zhǔn)確控制，使得整體系統(tǒng)達(dá)到理想的測量效果，最終實(shí)現(xiàn)高速、準(zhǔn)確的實(shí)驗(yàn)效果。第二章為對擊錘打擊參數(shù)采集存儲系統(tǒng)設(shè)計(jì)原理及組成方案[11]。本章重點(diǎn)介紹了對擊錘力能采集設(shè)備的硬件電路系統(tǒng)設(shè)計(jì)原理和方案，包括參數(shù)采集，存儲，通信，人機(jī)握手通信以及系統(tǒng)總體規(guī)劃框圖等內(nèi)容，對本課題的系統(tǒng)方案進(jìn)行分析及規(guī)劃。第三章主要介紹了基于FPGA的對擊錘打擊力能測量儀的硬件外圍設(shè)計(jì)，并對硬件設(shè)備各個(gè)部分作了詳細(xì)介紹，根據(jù)設(shè)計(jì)要求，對各部分硬件進(jìn)行選型，應(yīng)用電路設(shè)計(jì)，完成工作有采集模塊接口、數(shù)據(jù)存儲接口、數(shù)據(jù)通信接口、命令通信接口等，最終搭建實(shí)現(xiàn)完整的采集存儲系統(tǒng)外圍硬件電路。第四章為對擊錘力能數(shù)學(xué)模型分析設(shè)計(jì)，本章重點(diǎn)分析了對擊錘打擊過程中各個(gè)物理量之間的關(guān)系，總結(jié)出打擊力能與加速度、打擊行程時(shí)間的數(shù)學(xué)模型，為后續(xù)工作做前期準(zhǔn)備。第五章為內(nèi)部FPGA內(nèi)部邏輯數(shù)字電路設(shè)計(jì)。本章節(jié)重點(diǎn)介紹了FPGA內(nèi)部各個(gè)功能模塊的設(shè)計(jì)與實(shí)現(xiàn)，利用Verilog語言進(jìn)行邏輯時(shí)序設(shè)計(jì)，對系統(tǒng)進(jìn)行層次化設(shè)計(jì)，采用自頂向下的設(shè)計(jì)流程，建立多個(gè)數(shù)字電路模塊之間的連接，組成一個(gè)完整的電路系統(tǒng)，并編寫激勵(lì)信號文件，對設(shè)計(jì)好的模塊以及系統(tǒng)進(jìn)行調(diào)試驗(yàn)證。第六章為實(shí)驗(yàn)結(jié)果及結(jié)論分析。本章對對擊錘力能采集分析系統(tǒng)進(jìn)行硬件調(diào)試，結(jié)合課題研究背景[12]，對基于FPGA的對擊力能參數(shù)采集存儲系統(tǒng)進(jìn)行系統(tǒng)掉電檢查，上電測試，對現(xiàn)場進(jìn)行布線測試，通過比對現(xiàn)場測試的物理量參數(shù)，結(jié)合對擊錘力能數(shù)學(xué)模型，分析不同條件下對擊錘最大打擊力，最大打擊能量與測量參數(shù)之間的關(guān)系，對打擊過程中最大打擊力和最大打擊能量進(jìn)行后期分析，本課題所研究打擊能量系統(tǒng)定性分析對于提高鍛錘工作性能、鍛壓件質(zhì)量、生產(chǎn)能力和自動(dòng)化程度，具有十分重要的意義。第七章為總結(jié)與展望。本章內(nèi)容主要是對本課題做一個(gè)系統(tǒng)的概述和總結(jié)，并對所研究內(nèi)容進(jìn)行總體評價(jià)[13]，并且詳述課題的研究意義以及研究成果，分析課題可以繼續(xù)研究的方向，從而對課題內(nèi)容進(jìn)行系統(tǒng)的展望，提出對630KJ對擊模鍛錘系統(tǒng)的進(jìn)一步研究方向，論述本課題中所沒有涉及的內(nèi)容，系統(tǒng)需要繼續(xù)改進(jìn)和優(yōu)化的方向，同時(shí)對課題中存在的缺陷和不足進(jìn)行分析,同時(shí)結(jié)合對擊錘的發(fā)展前景作出展望[14]。592設(shè)計(jì)原理及方案2設(shè)計(jì)原理及方案為了采集對擊錘打擊過程中的物理量參數(shù)，需要設(shè)計(jì)一套高速數(shù)據(jù)采集存儲系統(tǒng)，在上下錘頭安裝一對壓電式加速度傳感器，在上錘頭350mm處安裝一個(gè)光電編碼器作為位移數(shù)據(jù)的采集，由于打擊過程大致為500ms，因此，通過對這一階段的加速度和位移關(guān)鍵物理量的采集，并將數(shù)據(jù)存入高速異步存儲器中，本章主要完成對模數(shù)轉(zhuǎn)換，存儲器存儲原理以及USB數(shù)據(jù)傳輸?shù)脑矸治?，結(jié)合對擊錘的運(yùn)動(dòng)過程，完成硬件系統(tǒng)設(shè)計(jì)方案。AD轉(zhuǎn)換指的是指通過采樣量化編碼的方式將模擬信號轉(zhuǎn)化為數(shù)字信號，其中兩個(gè)重要指標(biāo)為采樣頻率和分辨率，采樣頻率必須符合奈奎斯特第一準(zhǔn)則，才可以保證信號的真實(shí)性，分辨率指的是AD采樣的量化位數(shù)，一般為8位，12位16位以及24位，選取合適的AD轉(zhuǎn)化器是進(jìn)行本課題的一個(gè)基礎(chǔ)[15]。采樣信號X(nTs)經(jīng)過截尾或者舍入變?yōu)橹挥杏行€(gè)數(shù)的數(shù)，這一過程叫做量化過程，在通常意義下，把量化誤差看做為模擬信號數(shù)字信號處理的加性噪聲，量化增量的大小，與AD分辨率有關(guān)，即量化單位為所測信號最大電壓賦值的1/2n 。離散信號經(jīng)過量化成為2進(jìn)制數(shù)字信號的過程，在經(jīng)過以上變換后，信號就變成了幅值上量化、時(shí)間上離散的數(shù)字信號。采樣定理[15]即奈奎斯特第一準(zhǔn)則，定義為對一個(gè)連續(xù)時(shí)間信號進(jìn)行抽樣的過程中，當(dāng)AD采樣頻率大于原始信號的頻率的2倍及以上，原始信號的信息才可以在采樣好被完整的保留下來，從時(shí)域上來說就是采樣間隔必須小于抽樣頻率的兩倍的倒數(shù)，才可以得到完整的采樣信息。 模擬信號進(jìn)行模數(shù)轉(zhuǎn)化，成為數(shù)字信號，數(shù)字信號僅有0和1的區(qū)分，與模擬信號相比其高電平對應(yīng)為0，低電平對應(yīng)為1，因此容易辨別，所以，在對信號進(jìn)行分析之前，首先將其轉(zhuǎn)化為數(shù)字信號。 FPGA技術(shù)的應(yīng)用概述20世紀(jì)80年代中期推出了另一種類型的可編程邏輯器件。FPGA（現(xiàn)場可編程門陣列），相比較CPLD的構(gòu)架，F(xiàn)PGA的門陣列結(jié)構(gòu)具有更高的復(fù)雜集成度，并且具備更復(fù)雜的布線結(jié)構(gòu)和邏輯實(shí)現(xiàn)，含有更多的I/O端口資源和觸發(fā)器資源，設(shè)計(jì)者可以通過編程將內(nèi)部邏輯單元組成各種復(fù)雜的數(shù)字電路，相比較搭建外圍電路，具有更高更快的靈活性。邏輯級FPGA器件是一個(gè)用于存放編程數(shù)據(jù)的靜態(tài)存儲器SRAM組成，其中包括三種可編程單元[16]，這三種可編程邏輯單元是可編程邏輯單元LE(logic element)、可編程輸入/輸出單元IOE(I/O element)和可編程互聯(lián)資源。（1）可編程互聯(lián)資源IRIR由許多金屬連接線構(gòu)成，可以經(jīng)過自動(dòng)走線實(shí)現(xiàn)多種數(shù)字電路，在這些金屬線段中有可編程開關(guān)，可以將IOB和CLB通過IR相互連接起來，按照線內(nèi)長度可以分為三種：第一種，長線；第二種，雙長度線，第三種，單長度線（2）輸入/輸出模塊(IOB)IOB[17]可被定義為輸入輸出和三態(tài)功能，當(dāng)被定義為輸入時(shí)，從外部進(jìn)入的信號首先送入到輸入緩沖器，再由緩沖器分為兩路，一路經(jīng)過延時(shí)送到輸入D觸發(fā)器，送到數(shù)據(jù)選擇器，同時(shí)另一路信號送入到MUX中，在不同的控制信息下確定其信號送入輸入緩沖器、CLB陣列或者觸發(fā)器，IOB主要由輸入緩沖器、輸出緩存器、輸入發(fā)生器、輸出鎖存/觸發(fā)器共同構(gòu)成，提供了內(nèi)部邏輯陣列與器件引腳之間的連接。（3）可編程邏輯模塊CLBCLB一般由觸發(fā)器、邏輯函數(shù)發(fā)生器與數(shù)據(jù)選擇器共同構(gòu)成實(shí)現(xiàn)邏輯功能的基本單元，其中函數(shù)發(fā)生器[18]用來實(shí)現(xiàn)一個(gè)任意邏輯組合實(shí)現(xiàn)n輸入變量。其結(jié)構(gòu)規(guī)則分散在整個(gè)芯片，并且規(guī)則旳排列成一個(gè)陣列。邏輯單元LE作為FPGA片內(nèi)最小的邏輯單元，可以有效實(shí)現(xiàn)多種多樣的邏輯功能，在每一個(gè)可編程邏輯單元中包括有一個(gè)可編程觸發(fā)器和一個(gè)進(jìn)位鏈路以及一個(gè)級聯(lián)鏈路，最核心的是一個(gè)4輸入的查找表LUT。SRAM主要用于二級高速緩存(Level2 Cache)。它利用晶體管來存儲數(shù)據(jù)。SRAM的優(yōu)勢在于速度快，但其容量相對于同等大小的存儲器內(nèi)存小。SRAM在實(shí)際應(yīng)用中，高速微處理器與速度較低的DRAM之間通常應(yīng)用小存儲量的SRAM芯片作為