【正文】 基于FPGA的復(fù)指數(shù)轉(zhuǎn)換模塊設(shè)計(jì)摘要：復(fù)指數(shù)運(yùn)算會(huì)運(yùn)用在許多通信數(shù)字處理領(lǐng)域中，例如ofdm系統(tǒng)的調(diào)制、加擾等。CORDIC算法是在許多角度計(jì)算方面有著廣泛應(yīng)用的經(jīng)典算法，本文通過(guò)考慮FPGA的結(jié)構(gòu)、精度局限和速度要求，采用流水線技術(shù)(pipeline)，在FPGA上用CORDIC算法實(shí)現(xiàn)對(duì)復(fù)數(shù)處理。關(guān)鍵詞: 坐標(biāo)旋轉(zhuǎn)數(shù)字計(jì)算。 FPGA。 復(fù)指數(shù)1 引言FPGA以其靈活性和使用方便在現(xiàn)今的數(shù)字領(lǐng)域已經(jīng)得到了廣泛的應(yīng)用。但FPGA實(shí)現(xiàn)數(shù)字系統(tǒng)也有其自身的局限性，其一是器件資源的門陣列規(guī)模的限制，其二是單元延遲限制。所以，這就需要設(shè)計(jì)者充分考慮器件的實(shí)際工作能力。復(fù)數(shù)的計(jì)算在數(shù)字領(lǐng)域尤其是數(shù)字通信領(lǐng)域是一種應(yīng)用非常廣泛的計(jì)算，如果用傳統(tǒng)的除法器、乘法器等計(jì)算方法，需要占用大量的FPGA資源，這樣就不能滿足設(shè)計(jì)者的要求，需要設(shè)計(jì)者考慮其他的算法實(shí)現(xiàn)這種類型的計(jì)算。CORDIC算法在硬件電路的實(shí)現(xiàn)上只用到了加法器和移位器，這樣就大大節(jié)約了FPGA的資源，從而可以滿足設(shè)計(jì)者的要求。2 CORDIC算法簡(jiǎn)介CORDIC(CoordinateRotationDigital Computer)，又名：坐標(biāo)旋轉(zhuǎn)數(shù)字計(jì)算，是J. Voider等人于1959年在設(shè)計(jì)美國(guó)航空導(dǎo)航控制系統(tǒng)的過(guò)程中提出來(lái)的一種算法。下面就簡(jiǎn)要地介紹一下CORDIC算法的基本數(shù)學(xué)思想。如圖1所示，將向量旋轉(zhuǎn)角，得到一個(gè)新的向量，那么有： (1)式中R為圓周的半徑，為旋轉(zhuǎn)角度。寫成矩陣形式： (2)如果假設(shè)是由n個(gè)角度疊加而成的，那么根據(jù)式(2)得出每一步的疊加操作需要按照式(3)操作。 (3)利用式子(3)經(jīng)過(guò)n步疊加可以表示由向量旋轉(zhuǎn)到向量，如下表示： (4)由于計(jì)算機(jī)進(jìn)行計(jì)算采用二進(jìn)制形式，所以我們選取，這樣選取方便了的計(jì)算，即，式（4）前面的可以去累積乘的極限即： 如果我們?cè)谠O(shè)計(jì)的系統(tǒng)中提前計(jì)算K，那么當(dāng)拋開K不算時(shí)，式(3)就可以表示成式(5)： (5)至此，我們可以得出結(jié)論，由向量，在先計(jì)算K的情況下，我們可以由式（5）逐步的計(jì)算旋轉(zhuǎn)角度后得出向量。計(jì)算的精度由n的大小決定,式(5)中的由每一步的具體情況而定。3 CORDIC算法的復(fù)數(shù)計(jì)算應(yīng)用Y復(fù)指數(shù)可以表示為，由歐拉恒等式知，只要知道角度，就可以計(jì)算正余弦的值來(lái)表示這個(gè)復(fù)數(shù)。已知角度，如何求：、。這個(gè)問(wèn)題我們可以轉(zhuǎn)換為利用CORDIC這種向量旋轉(zhuǎn)的思想進(jìn)行解析，建模如下（見(jiàn)圖2）：OX 圖2 向量旋轉(zhuǎn)坐標(biāo)圖起始向量為，終止向量為，由經(jīng)過(guò)n步旋轉(zhuǎn)到，即可得到、。設(shè)：Zn表示經(jīng)過(guò)n步旋轉(zhuǎn)后，得到的結(jié)果與的差值，即：，通過(guò)這樣的假設(shè)，就可以得到： (6)將(5)和(6)式結(jié)合，就可以得到它的邏輯表述：計(jì)算所得的、即為所求的、。4 復(fù)指數(shù)轉(zhuǎn)換模塊的FPGA實(shí)現(xiàn) 關(guān)鍵問(wèn)題分析(1) 復(fù)數(shù)，其中。由下列變換關(guān)系 計(jì)算、時(shí)采用將轉(zhuǎn)換成銳角計(jì)算，然后在根據(jù)是第幾象限來(lái)確定、的正負(fù)。關(guān)系如表1： 表1第一象限（）第二象限（）第三象限（）第四象限（）(2) 采用銳角的形式后，有，在fpga的實(shí)現(xiàn)中，角度我們采用比例縮放變換成。我們用16位二進(jìn)制數(shù)表示這個(gè)角度，最高兩位表示象限，其余14位表示相位值。0100100110000000第幾象限(2bit) 相位值(14bit)我們知道，用二進(jìn)制表示的小數(shù)點(diǎn)后第1為0，所以我們表示相位值時(shí)從小數(shù)點(diǎn)第2位開始表示，這樣可以提高表示精度。(3) 由前面規(guī)定我們選取，那么。Fpga實(shí)現(xiàn)中，我們采用13級(jí)迭代，我們可以得表2： 表2n實(shí)際角度相位值十六進(jìn)制表示145deg1639。h200021639。h12E431639。h09FB41639。h051151639。h051161639。h014571639。h00A281639。h005191639。h0028101639。h0014111639。h000A121639。h0005131639。h0002 復(fù)數(shù)轉(zhuǎn)換模塊框圖圖3 復(fù)數(shù)轉(zhuǎn)換模塊框圖 端口定義說(shuō)明端口類型描述clkinput時(shí)鐘信號(hào)rst_ninput復(fù)位信號(hào)，低電平有效enainput使能信號(hào)phase_ininput輸入相位，高兩位表示在第幾象限，低14位表示相位角中pi的系數(shù)的第二位小數(shù)開始的數(shù)。sin_outoutput輸出正弦值cos_outoutput輸出余弦值epsoutput表示第i次旋轉(zhuǎn)后剩余未旋轉(zhuǎn)的角度p_flagoutput正余弦值輸出標(biāo)志 模塊詳細(xì)流程圖5 仿真驗(yàn)證，見(jiàn)附件。（見(jiàn)工程）。仿真一：當(dāng)輸入相位角為30176。時(shí)，即，系數(shù)為1/6=，那么輸入的16位相位角phase_in = 0001_0101_0101_0101。仿真結(jié)果得：sin_out = 0011_1111_1111_1110，cos_out = 0110_1110_1101_1100仿真結(jié)果如下圖 圖5 仿真結(jié)果圖 表3 仿真結(jié)果分析理論值(第1位表示正負(fù))仿真結(jié)果誤差0100_0000_0000_0000(1/2=)0011_1111_1111_1110()0110_1110_1101_1001()0110_1110_1101_1100()仿真二：當(dāng)輸入相位角為135176。時(shí)，即，變換成第一象限角為，系數(shù)為1/4=，那么輸入的16位相位角phase_in = 0110_0000_0000_0000。仿真結(jié)果得：sin_out = 0101_1010_0000_0100，cos_out = 1010_0101_1111_1111仿真結(jié)果如下圖 圖6 仿真結(jié)果圖 表4 仿真結(jié)果分析理論值(第1位表示正負(fù))仿真結(jié)果誤差0101_1010_1000_0010() 0101_1010_0000_0100()1010_0101_0111_1101()1010_0101_1111_1111()由上實(shí)驗(yàn)結(jié)果可知：仿真結(jié)果與理論結(jié)果基本一致，誤差還是比較小的；如果想進(jìn)一步縮小誤差，可以增加迭代次數(shù)。附件:模塊名： 模塊代碼：`timescale 1ns / 100ps//////////////////////////////////////////////////////////////////////////////////// Company: // Engineer: // Create Date: 17/01/2013 // Design Name: // Module Name: // Project Name: // Target Devices: // Tool versi