【正文】 湖南科技大學(xué)學(xué)士學(xué)位畢業(yè)論文基于FPGA的鍵盤接口設(shè)計(jì)專業(yè)：電子信息科學(xué)與技術(shù)系 作者：李先仙 指導(dǎo)老師：劉強(qiáng)摘要：現(xiàn)場可編程邏輯門陣列FPGA （Field Programmalbe Gate Array）具有掩膜可編程門陣列的通用結(jié)構(gòu)，由邏輯功能塊排成陣列組成，并由可編程的互聯(lián)資源連接這些邏輯功能塊以及相應(yīng)的輸入/輸出單元來實(shí)現(xiàn)不同的設(shè)計(jì)。在電子產(chǎn)品中，鍵盤是最基本的輸入設(shè)備，然而在應(yīng)用中都采用通用的鍵盤掃描器件是不現(xiàn)實(shí)的，需要單獨(dú)設(shè)計(jì)成專用的小鍵盤。隨著電子技術(shù)和EDA （Electronic Design Automatic，電子設(shè)計(jì)自動(dòng)化）技術(shù)的發(fā)展，大規(guī)?？删幊踢壿嬈骷LD（Programmable Logic Device）、現(xiàn)場可編程門陣列FPGA完全可以取代大規(guī)模集成電路芯片，實(shí)現(xiàn)計(jì)算機(jī)可編程接口的功能，并可將若干接口電路的功能集成到一片PLD或FPGA芯片中。鑒于大規(guī)模PLD或FPGA的計(jì)算機(jī)接口電路不僅具有集成度高、體積小和功耗低等優(yōu)點(diǎn)，而且還具有獨(dú)特的用戶可編程能力，從而實(shí)現(xiàn)計(jì)算機(jī)系統(tǒng)的功能重構(gòu)。本文設(shè)計(jì)首先介紹行列式鍵盤的原理和應(yīng)用，通過對其接口電路的詳細(xì)分析；然后利用VHDL硬件描述語言和FPGA器件并采用模塊化設(shè)計(jì)的方法完成了基于FPGA的行列式鍵盤接口電路的設(shè)計(jì)；最后通過計(jì)算機(jī)仿真，對本文設(shè)計(jì)的行列式鍵盤接口電路的正確性進(jìn)行了驗(yàn)證。關(guān)鍵詞：鍵盤；仿真；VHDL語言；FPGA；模塊化設(shè)計(jì)Based on FPGA Keyboard Connection DesignMajor:Electronic Information Science and Technology Author: Li Xianxian Instructor: Liu QiangAbstract: The Filed Programmmalbe Gate Array,shorted by FPGA,which has a maskprogrammable gate array of generic structure and function blocks in the logic array of line,through a programmable logic of internet resources connecting these function blocks and the corresponding input/output modules to achieve different electronic products,the keyboard is the most basic input device,however,it’s unrealistic of using general keyboard scanning device in the application ,we need for the separate designing of the small keyboard. With the development of Electronic and EDA(Electronic Design Automatic)technology,Large Scale Integration chips can be replaced by PLD(Programmable Logic Device)and FPGA ,which can realize the function of the Programmable Interface chips and feature a number of interface circuits integated into one of the PLD or FPGA puter interface circuit based on the technology of PLD and FPGA not only has the virtue of high integration,low volume and low power loss, but also has the unique programmable function,which can realize reconstruction of the function of puter designing of this article first introduced the determinant keyboard’s theory and application,through to analysis its connection electric circuit in very great detail ,and then used VHDL hardware description language and FPGA device to plete FPGAbased determinant keyboard connection electric circuit design with modular design ,through the method of simulations to verify the accuracy of the determinant keyboard connection electric circuit of the design.Key words: Keyboard。 Simulalion。 VHDL lauguage。 FPGA。 Modular design前言鍵盤歷史非常悠久，早在1714年，就開始相繼有英、美、法、意、瑞士等國家的人發(fā)明了各種形式的打字機(jī)，最早的鍵盤就是那個(gè)時(shí)候用在那些技術(shù)還不成熟的打字機(jī)上的；到了20世紀(jì)中期，鍵盤又多了一個(gè)用武之地——作為電腦的基本輸入設(shè)備，用戶通過它向計(jì)算機(jī)傳遞信息，它有機(jī)械式、電容式、電感式和薄膜式等多種形式，按獲取按編碼的方式，可分為編碼鍵盤和非編碼鍵盤；根據(jù)鍵盤插口方式分為AT接口鍵盤和PS/2接口鍵盤和USB接口鍵盤，其中AT接口鍵盤目前已基本被淘汰[1]。然而在應(yīng)用中都采用通用的鍵盤掃描器件是不現(xiàn)實(shí)的，由可編程邏輯器件組成的數(shù)字電路系統(tǒng)中經(jīng)常需要有輸入/輸出設(shè)備，以用來與用戶更好地進(jìn)行交互。現(xiàn)代EDA（Electronic Design Automation，電子設(shè)計(jì)自動(dòng)化）技術(shù)提供了一種很好的途徑,利用VHDL硬件描述語言和FPGA器件可以很方便地構(gòu)建鍵盤接口電路[2]。本文采用VHDL語言設(shè)計(jì)的基于FPGA的行列式鍵盤接口設(shè)計(jì)，行列式鍵盤是常用的輸入/輸出設(shè)備之一，它結(jié)構(gòu)簡單，攜帶方便，功耗低，能夠適用于各種功率要求的場合，功能強(qiáng)大，能有效的提高利用I/O口的利用率。行列式鍵盤電路的FPGA實(shí)現(xiàn)主要解決三個(gè)問題，一是如何檢測是否有按鍵按下并防止采集到干擾信號，二是在按鍵閉合時(shí)如何防止抖動(dòng)，三是如何判斷為哪一個(gè)按鍵位動(dòng)作，并對其進(jìn)行譯碼。因此，要解決這些問題，把行列式鍵盤接口電路分為鍵盤掃描電路、鍵盤譯碼電路、按鍵標(biāo)志產(chǎn)生電路、時(shí)鐘模塊以及鍵盤頂層電路等四個(gè)模塊來實(shí)現(xiàn)。首先利用VHDL硬件描述語言在FPGA芯片上實(shí)現(xiàn)鍵盤接口并利用仿真FPGA軟件進(jìn)行仿真；之后便可利用FPGA實(shí)驗(yàn)箱搭建相應(yīng)的硬件電路，在硬件上實(shí)現(xiàn)鍵盤接口的一些基本功能。在Altera、Atmel等公司都推出了內(nèi)嵌微處理器的FPGA，但由于價(jià)格、開發(fā)手段和方法等因素的影響，在未來一段較長的時(shí)間里，還是會(huì)更多的采用單片機(jī)與FPGA配合的方式設(shè)計(jì)系統(tǒng)，以發(fā)揮單片機(jī)的靈活性和FPGA的高速性[3]。1 VHDL和FPGA概述 VHDL概述 VHDL的由來和特點(diǎn)VHDL是Very high speed integrated circuit Hardware Deseription Language的縮寫，意思是非常高速集成電路的硬件描述語言，是HDL（Hardware Deseription Language，硬件描述語言）的一種。這是一項(xiàng)由美國國防部所支持的研究計(jì)劃，目的是為了把電子電路的設(shè)計(jì)意義以文字或文件的方式保存下來，以便他人能輕易地了解電路的設(shè)計(jì)意義。由于VHDL電路描述語言所能涵蓋的范圍很廣，從ASIC（Application Specific Integrated Circuit，專用集成電路）的設(shè)計(jì)到PCB（Printed Circuit Board，印刷電路板）系統(tǒng)的設(shè)計(jì)，VHDL電路描述語言都能派上用場，所以VHDL語言毫無疑問地成為硬件設(shè)計(jì)工程師的必備工具[4]。VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口。除了含有許多方面具有硬件特征的語句外，VHDL的語言形式和描述風(fēng)格與句法十分類似于一般的計(jì)算機(jī)高級語言。VHDL的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)或稱設(shè)計(jì)實(shí)體（可以是一個(gè)元件、一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（即端口）和內(nèi)部（即設(shè)計(jì)實(shí)體的內(nèi)部功能和算法完成部分）。在對一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其它的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體[5]。這種將設(shè)計(jì)實(shí)體分成內(nèi)、外兩部分的概念是VHDL系統(tǒng)設(shè)計(jì)的基本點(diǎn)。具體特點(diǎn)如下：1) 與其它的硬件描述語言相比，VHDL具有更強(qiáng)的行為描述能力，從而決定了它成為系統(tǒng)設(shè)計(jì)領(lǐng)域最佳的硬件描述語言。強(qiáng)大的行為描述能力是避開具體的器件結(jié)構(gòu)，從邏輯行為上描述和設(shè)計(jì)大規(guī)模集成電路的重要保證。2) VHDL豐富的仿真語言和庫函數(shù)，使得在大規(guī)模集成電路設(shè)計(jì)的早期就能查驗(yàn)出設(shè)計(jì)系統(tǒng)的功能可行性，可隨時(shí)對設(shè)計(jì)進(jìn)行功能仿真、時(shí)序仿真，使設(shè)計(jì)者在設(shè)計(jì)初期就可以對整個(gè)工程設(shè)計(jì)的可行性作出決策，從而縮短了設(shè)計(jì)周期，減少了研發(fā)成本。3) VHDL語句的行為描述能力和程序結(jié)構(gòu)決定了它具有支持大規(guī)模集成電路設(shè)計(jì)的分解和對已有設(shè)計(jì)的再利用功能[4]。重復(fù)利用他人的IP （In