基于fpga的計數(shù)器設計(已修改)
2025-07-04 13:44 本頁面
【正文】 通信102班，姓名 青瓜 基于FPGA的計數(shù)器設計EDA課程設計項目名稱 基于FPGA的計數(shù)器的設計 專業(yè)班級 通信102班 學生姓名 青瓜 指導教師 2013年 5 月 28 日18摘 要本課程設計要完成一個1 位十進制計數(shù)器的設計。計數(shù)器是大規(guī)模集成電路中運用最廣泛的結(jié)構(gòu)之一。在模擬及數(shù)字集成電路設計當中, 靈活地選擇與使用計數(shù)器可以實現(xiàn)很多復雜的功能, 可以大量減少電路設計的復雜度和工作量。討論了一種可預置加減計數(shù)器的設計, 運用Ver ilog H DL 語言設計出了一種同步的可預置加減計數(shù)器, 該計數(shù)器可以根據(jù)控制信號分別實現(xiàn)加法計數(shù)和減法計數(shù), 從給定的預置位開始計數(shù), 并給出詳細的 VerilogHDL 源代碼。最后, 設計出了激勵代碼對其進行仿真驗證, 實驗結(jié)果證明該設計符合功能要求, 可以實現(xiàn)預定的功能。關鍵詞：計數(shù)器；VerilogHDL；QuartusⅡ；FPGA；AbstractThis course is designed to plete a one decimal counter design. The counter is LSI structure in one of the most widely used. In the analog and digital IC designs, the flexibility to select the counter can achieve a lot with the use of plex functions, can significantly reduce the plexity of circuit design and workload. Discusses a presettable down counter design, using Ver ilog H DL language designed a synchronous presettable down counter, the counter can be implemented according to the control signals are counted Addition and subtraction counting from a given the preset starts counting, and gives detailed VerilogHDL source code. Finally, the design of the incentive code its simulation, experimental results show that the design meets the functional requirements, you can achieve the intended function.Key words: Decimal counter。 VerilogHDL。 Quartus Ⅱ。 FPGA。目 錄摘 要 IAbstract II第1章 緒論 1 1 1第2章 設計環(huán)境 2 Quartus II 2 軟件簡介 2 功能 3 Verilog HDL硬件描述語言 4 語言簡介 4 主要能力 4 語言用途 6 Verilog HDL的發(fā)展歷史 6 主要應用 7 Electronic Design Automation 8第3章 設計思路 10 輸入模塊 10 寄存器模塊 11 輸出模塊 11 計數(shù)模塊 11第4章 程序設計 13 主程序 13 always語句 13 ifelse語句 13第5章 波形仿真 14結(jié)論 15參考文獻 16附錄1 17致謝 18第1章 緒論如果按照計數(shù)器中的觸發(fā)器是否同時翻轉(zhuǎn)分類，可將計數(shù)器分為同步計數(shù)器和異步計數(shù)器兩種。如果按照計數(shù)過程中數(shù)字增減分類，又可將計數(shù)器分為加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器，隨時鐘信號不斷增加的為加法計數(shù)器，不斷減少的為減法計數(shù)器，可增可減的叫做可逆計數(shù)器。另外還有很多種分類不一一列舉，但是最常用的是第一種分類，因為這種分類可以使人一目了然，知道這個計數(shù)器到底是什么觸發(fā)方式，以便于設計者進行電路的設計。狹義的計數(shù)器是指一些常用計時器，例如體育比賽中測試時間的計時器等，但本詞條所要介紹的并不是這種計時器，要介紹的是應用更為廣泛的時序邏輯電路中的計數(shù)器。計數(shù)是一種最簡單基本的運算，計數(shù)器就是實現(xiàn)這種運算的邏輯電路，計數(shù)器在數(shù)字系統(tǒng)中主要是對脈沖的個數(shù)進行計數(shù)，以實現(xiàn)測量、計數(shù)和控制的功能，同時兼有分頻功能，計數(shù)器是由基本的計數(shù)單元和一些控制門所組成，計數(shù)單元則由一系列具有存儲信息功能的各類觸發(fā)器構(gòu)成，這些觸發(fā)器有RS觸發(fā)器、T觸發(fā)器、D觸發(fā)器及JK觸發(fā)器等。計數(shù)器在數(shù)字系統(tǒng)中應用廣泛，如在電子計算機的控制器中對指令地址進行計數(shù)，以便順序取出下一條指令，在運算器中作乘法、除法運算時記下加法、減法次數(shù)，又如在數(shù)字儀器中對脈沖的計數(shù)等等。計
數(shù)學相關推薦
鄂ICP備17016276號-1