【正文】 山東理工大學(xué) 畢業(yè)設(shè)計（論文）題 目：基于CPLD的頻率計設(shè)計學(xué) 院： 電氣與電子工程學(xué)院專 業(yè)： 電子信息工程 學(xué)生姓名： 徐 伯 溫 指導(dǎo)教師： 張 娟 畢業(yè)設(shè)計（論文）時間：二О一О 年 3月 1 日～ 6 月17 日 共 16 周摘 要本文主要論述了利用CPLD進行測頻計數(shù)，單片機實施控制實現(xiàn)多功能頻率計的設(shè)計過程。該頻率計利用等精度的設(shè)計方法，克服了基于傳統(tǒng)測頻原理的頻率計的測量精度隨被測信號頻率的下降而降低的缺點。等精度的測量方法不但具有較高的測量精度，而且在整個頻率區(qū)域保持恒定的測試精度。該頻率計利用CPLD來實現(xiàn)頻率、周期、脈寬和占空比的測量計數(shù)。利用單片機完成整個測量電路的測試控制、數(shù)據(jù)處理和顯示輸出。并詳細(xì)論述了硬件電路的組成和單片機的軟件控制流程。其中硬件電路包括鍵控制模塊、顯示模塊、輸入信號整形模塊以及單片機和CPLD主控模塊。本文詳細(xì)論述了系統(tǒng)自上而下的設(shè)計方法及各部分硬件電路組成及單片機、CPLD的軟件編程設(shè)計。使用以GW48CK EDA實驗開發(fā)系統(tǒng)為主的實驗環(huán)境下進行了仿真和驗證，達到了較高的測量精度。關(guān)鍵詞: 頻率計，EDA技術(shù)，CPLD，單片機AbstractThis article discusses the use of frequency counts for CPLD, microcontroller control to achieve the implementation of the design process of multifrequency meter. The use of such precision frequency meter design ways to overe the traditional frequency measurement based on the principle of the measurement precision frequency meter with a decline in the measured signal frequency decreases the shortings. And other precision measurement method not only has high accuracy, but in the entire frequency region to maintain a constant precision. The frequency meter using CPLD to implement the frequency, period, pulse width and duty cycle measurement count .I used SUM plete the measurement circuit control, data processing and display output. Then I discussed about the position of hardware and microcontroller software control flow. The hardware circuit includes key control module, display module, the input signal shaping module and MCU and CPLD control module.This paper has particularly described the toptobottom design method of the system, the circuit posite of the hardware and the software program device of CPLD and single chip puter. Under the test environment of the system developed by GW48CK EDA experiment, the precision and velocity of the measurement have been obtained after the simulation and the test of the hardware.KEYWORDS: Frequency meter, EDA technique, CPLD, Single chip puter目 錄摘 要 IAbstract II目 錄 III第一章 引言 1第二章 硬件電路設(shè)計 4 系統(tǒng)頂層電路設(shè)計 4 測頻模塊的工作原理及設(shè)計 5 CPLD的結(jié)構(gòu)與功能介紹 5 CPLD測頻專用模塊邏輯設(shè)計 6 單片機主控模塊 10 AT89C51單片機性能 10 單片機控制電路 12 外圍電路設(shè)計 14 鍵盤接口電路 14 顯示電路 15 電源模塊 15 其他電路 16第四章 軟件設(shè)計 17 VHDL語言 17 VHDL簡介 17 VHDL程序設(shè)計 18 VHDL的設(shè)計方法 18 本系統(tǒng)CPLD模塊的設(shè)計 20: 20 本系統(tǒng)CPLD模塊的頂層設(shè)計 21參考文獻 34致 謝 35第一章 引言 隨著電子技術(shù)的發(fā)展，當(dāng)前數(shù)字系統(tǒng)的設(shè)計正朝著速度快、容量大、體積小、重量輕的方向發(fā)展。推動該潮流迅猛發(fā)展的引擎就是日趨進步和完善的設(shè)計技術(shù)。目前數(shù)字頻率計的設(shè)計可以直接面向用戶需求，根據(jù)系統(tǒng)的行為和功能要求，自上至下的逐層完成相應(yīng)的描述、綜合、優(yōu)化、仿真與驗證，直到生成器件。上述設(shè)計過程除了系統(tǒng)行為和功能描述以外，其余所有的設(shè)計過程幾乎都可以用計算機來自動地完成，也就是說做到了電子設(shè)計自動化（EDA）。這樣做可以大大地縮短系統(tǒng)的設(shè)計周期，以適應(yīng)當(dāng)今品種多、批量小的電子市場的需求，提高產(chǎn)品的競爭能力。 電子設(shè)計自動化（EDA）的關(guān)鍵技術(shù)之一是要求用形式化方法來描述數(shù)字系統(tǒng)的硬件電路，即要用所謂硬件描述語言來描述硬件電路。所以硬件描述語言及相關(guān)的仿真、綜合等技術(shù)的研究是當(dāng)今電子設(shè)計自動化領(lǐng)域的一個重要課題。 硬件描述語言的發(fā)展至今已有幾十年的歷史，并已成功地應(yīng)用到系統(tǒng)的仿真、驗證和設(shè)計綜合等方面。到本世紀(jì)80年代后期，已出現(xiàn)了上百種的硬件描述語言，它們對設(shè)計自動化起到了促進和推動作用。但是，它們大多各自針對特定設(shè)計領(lǐng)域，沒有統(tǒng)一的標(biāo)準(zhǔn)，從而使一般用戶難以使用。廣大用戶所期盼的是一種面向設(shè)計的多層次、多領(lǐng)域且得到一致認(rèn)同的標(biāo)準(zhǔn)的硬件描述語言。80年代后期由美國國防部開發(fā)的VHDL語言（VHSIC Hardware Description Language）恰好滿足了上述這樣的要求，并在1987年12月由IEEE標(biāo)準(zhǔn)化（定為 IEEE std 10761987標(biāo)準(zhǔn)，1993年進一步修訂，被定為ANSI/IEEE std 10761993標(biāo)準(zhǔn)）。它的出現(xiàn)為電子設(shè)計自動化（EDA）的普及和推廣奠定了堅實的基礎(chǔ)。據(jù)1991年有關(guān)統(tǒng)計表明，VHDL語言業(yè)已被廣大設(shè)計者所接受。另外，眾多的CAD廠商也紛紛使自己新開發(fā)的電子設(shè)計軟件與VHDL語言兼容。由此可見，使用VHDL語言來設(shè)計數(shù)字系統(tǒng)是電子設(shè)計技術(shù)的大勢所趨。第二章 硬件電路設(shè)計 系統(tǒng)頂層電路設(shè)計 CPLD的結(jié)構(gòu)與功能介紹可編程邏輯器件是20世紀(jì)70年代發(fā)展起來的一種新型邏輯器件，它是大規(guī)模集成電路技術(shù)的飛速發(fā)展與計算機輔助設(shè)計、計算機輔助生產(chǎn)和計算機輔助測試相結(jié)合的一種產(chǎn)物，是現(xiàn)代數(shù)字電子系統(tǒng)向超高集成度、超低功耗、超小封裝和專用化方向發(fā)展的重要基礎(chǔ)。它的應(yīng)用和發(fā)展不僅簡化了電路設(shè)計，降低了成本，提高了系統(tǒng)的可靠性和保密性，而且給數(shù)字系統(tǒng)的設(shè)計方