【正文】 《半導(dǎo)體集成電路》 課程教學(xué) 教 案 山東大學(xué)信息科學(xué)與工程學(xué)院 電子科學(xué)與技術(shù)教研室(微電) 張 新課程總體介紹：1． 教材：選用上?？萍汲霭嫔绯霭娴模呻娮庸I(yè)部教材辦公室組織編寫的高等學(xué)校教材《半導(dǎo)體集成電路》一書。該教材參考教學(xué)學(xué)時為120學(xué)時。2． 目前實(shí)際教學(xué)學(xué)時數(shù)：課內(nèi)66+實(shí)驗(yàn)6，共計(jì)72學(xué)時。3． 教學(xué)內(nèi)容：(按72學(xué)時刪減)第一篇 雙極型邏輯集成電路 26學(xué)時第一章 集成電路的寄生效應(yīng)（含序論） 7學(xué)時第二章 TTL集成電路 12學(xué)時第三章 TTL中大規(guī)模集成電路 3學(xué)時第四章 TTL電路版圖設(shè)計(jì) 4學(xué)時第二篇 MOS 邏輯集成電路 26學(xué)時有關(guān)MOS管+前言 3學(xué)時 第六章 nMOS 邏輯集成電路 9學(xué)時 第七章 CMOS集成電路 8學(xué)時 第八章 動態(tài),準(zhǔn)靜態(tài)MOS電路簡介 2學(xué)時 第九章 MOS集成電路版圖設(shè)計(jì) 4學(xué)時 第三篇 模擬集成電路 20學(xué)時 第十一章 模擬集成電路中的特殊元件 8學(xué)時 第十二章 模擬集成電路中的基本單元 9學(xué)時 第十三章 集成運(yùn)算放大器簡介 3學(xué)時 課程教案:序言 1學(xué)時內(nèi)容:1 集成電路 集成電路定義 集成電路特點(diǎn) 集成電路分類2 半導(dǎo)體集成電路 半導(dǎo)體集成電路分類 有關(guān)半導(dǎo)體集成電路的集成度 半導(dǎo)體集成電路的優(yōu)缺點(diǎn)3 課程內(nèi)容介紹及參考書 課程重點(diǎn)：介紹了何謂集成電路，集成電路是如何分類的（），集成電路有何特點(diǎn)；介紹了何謂半導(dǎo)體集成電路，半導(dǎo)體集成電路的分類（即按照電路中晶體管的導(dǎo)電載流子狀況分類，可分為雙極型集成電路和單極型集成電路兩種；按照電路工作性質(zhì)分類，可分為數(shù)字集成電路和模擬集成電路兩種），半導(dǎo)體集成電路的重要概念集成度，以及半導(dǎo)體集成電路的優(yōu)點(diǎn)（即體積小重量輕；技術(shù)指標(biāo)先進(jìn)可靠性高以及便于大批量生產(chǎn)和成本低等）。最后給出了課程總體內(nèi)容介紹，并給出了有關(guān)參考書。 課程難點(diǎn)：有關(guān)半導(dǎo)體集成電路的定義，不同方法的分類；有關(guān)半導(dǎo)體集成電路集成度的兩種定義方法，以及半導(dǎo)體集成電路的最突出的優(yōu)點(diǎn)。 基本概念：1 集成電路將某一電路所需的若干元器件（晶體管；二極管；電阻和電容）均制作于一個（或幾個）基片上，通過布線連接構(gòu)成的完整電路。2 膜集成電路由金屬和金屬合金薄膜以及半導(dǎo)體薄膜制成元器件，布線連接構(gòu)成的集成電路。3 半導(dǎo)體集成電路以半導(dǎo)體（硅）單晶為基片，以外延平面工藝為基礎(chǔ)工藝，將構(gòu)成電路的各元器件制作于同一基片上，布線連接構(gòu)成的功能電路。4 混合集成電路（組合集成電路）由半導(dǎo)體集成電路，膜集成電路和分離元件中至少兩種構(gòu)成的集成電路。5 雙極型集成電路由一般平面雙極晶體管構(gòu)成的集成電路，其載流子為電子和空穴。6單極型集成電路（MOS集成電路）由MOS場效應(yīng)管構(gòu)成的集成電路，其導(dǎo)電載流子僅有電子（或空穴）一種。7 數(shù)字集成電路處理數(shù)字量信號的集成電路。數(shù)字量指以某一最小單元作不連續(xù)變化的量。8模擬集成電路處理模擬量信號的集成電路。模擬量指能夠連續(xù)變化的量。9 集成電路的集成度單位面積芯片上最多可容納的元器件個數(shù)。單位；元器件個數(shù)/平方毫米。10 集成電路的規(guī)模以單個芯片上最多可容納的元器件個數(shù)為劃分依據(jù)。單位；元器件個數(shù)/單芯片。 基本要求：掌握集成電路的定義及分類；半導(dǎo)體集成電路的定義及分類；了解半導(dǎo)體集成電路的應(yīng)用場合；知道以規(guī)模定義的半導(dǎo)體集成電路的集成度以及集成度定義的擴(kuò)展。 課程參考書目及要求： 對雙極型部分： 1 器件原理部分： 書目：《半導(dǎo)體物理》已開過課程； 《晶體管原理》與本課程同期開課； 《半導(dǎo)體器件物理》同名書目。 要求：熟悉晶體管單結(jié)特性及相關(guān)公式；熟悉晶體管雙結(jié)特性及部分相關(guān)公式；熟悉晶體管瞬態(tài)（頻率）特性。 2 工藝原理部分： 書目： 《半導(dǎo)體器件工藝原理》77年統(tǒng)編教材； 《超大規(guī)模集成電路技術(shù)基礎(chǔ)》99年由電子工業(yè)出版社出版； 《集成電路制造技術(shù)》與本課程同期開課。 要求：熟悉pn結(jié)形成的工藝原理及平面結(jié)工藝結(jié)構(gòu)；熟悉pn結(jié)形成時的工藝影響因素；熟悉常規(guī)集成電路工藝剖面結(jié)構(gòu)以及各電性區(qū)的作用，集成電路制造帶來的各種寄生。 3 電路及集成電路構(gòu)成基礎(chǔ)知識部分： 書目：《電子技術(shù)基礎(chǔ)》已開過課程； 《數(shù)字集成電路》已開過課程； 《模擬集成電路》已開過課程。 要求：熟悉各種門電路的基本線路構(gòu)成；熟悉構(gòu)成各種門電路的各種基本元器件；熟悉各種門電路的基本工作原理；熟悉各種門電路的組合；熟悉各種二進(jìn)制規(guī)則及邏輯關(guān)系的變換。 MOS集成電路部分：書目： 〈晶體管原理〉第八章 場效應(yīng)晶體管；〈單極型晶體管〉。 要求：熟悉MOS晶體管結(jié)構(gòu)；熟悉MOS晶體管工作原理；熟悉MOS晶體管類型及不同工作條件下的特性；熟悉MOS晶體管各種電流電壓關(guān)系式。 第一篇 雙極型邏輯集成電路 《26學(xué)時》 第一章 集成電路的寄生效應(yīng) (6學(xué)時) 167。 集成電路的特殊工藝及結(jié)構(gòu) 1學(xué)時內(nèi)容: 1 典型pn結(jié)隔離工藝 pn結(jié)隔離工藝的工藝流程 典型pn結(jié)隔離的實(shí)現(xiàn)及埋層作用 pn結(jié)隔離結(jié)構(gòu)形成的說 明2 介質(zhì)隔離工藝 介質(zhì)隔離工藝的工藝流程 介質(zhì)隔離工藝中晶體管和電阻的結(jié)構(gòu)剖圖 介質(zhì)隔離工藝的工藝特點(diǎn)3 pn結(jié)介質(zhì)混合隔離 pn結(jié)介質(zhì)混合隔離剖面結(jié)構(gòu) pn結(jié)介質(zhì)混合隔離結(jié)構(gòu)特點(diǎn) 課程重點(diǎn): 本節(jié)主要介紹了雙極型邏輯集成電路制造中常用的典型pn結(jié)隔離工藝以及補(bǔ)充了性能更優(yōu)越的介質(zhì)隔離和pn結(jié)介質(zhì)混合隔離工藝,對三種工藝的工藝流程和工藝剖面結(jié)構(gòu)分別作了介紹,并對三種工藝的工藝特點(diǎn)作了對比。其中最重要的是典型的pn結(jié)隔離的工藝內(nèi)容，這仍然是雙極型邏輯集成電路制造中最最常用的隔離工藝，因?yàn)樵摴に嚺c常規(guī)平面制造工藝相容性最好。對三種工藝所制造的埋層結(jié)構(gòu)做了介紹，并介紹了埋層所起到的兩個作用，即解決了正面連線造成的集電極串聯(lián)電阻增大的問題，又解決了器件功率特性和頻率特性對材料要求的矛盾。強(qiáng)調(diào)了常規(guī)pn結(jié)隔離是如何從工藝上實(shí)現(xiàn)的，即隔離擴(kuò)散的各擴(kuò)散區(qū)均必須擴(kuò)穿外延層而與p襯底連通（或稱各隔離墻均有效）；強(qiáng)調(diào)了常規(guī)pn結(jié)隔離集成電路在使用時是如何給予電性保證的，即p襯底連接電路最低電位（保證隔離pn結(jié)二極管處于反向偏置）。 課程難點(diǎn)：三種隔離方法是如何達(dá)到使半導(dǎo)體集成電路中各元器件在電性能上達(dá)到絕緣隔離的；三種工藝中制造的埋層在集成電路中作用的原理；pn結(jié)隔離是如何工藝實(shí)現(xiàn)的，如何在使用時給予電性保證的。 基本概念： 1 pn結(jié)隔離利用反向pn結(jié)的大電阻特性實(shí)現(xiàn)集成電路中各元器件間電性隔離方法。 2 介質(zhì)隔離使用絕緣介質(zhì)取代反向pn結(jié)，實(shí)現(xiàn)集成電路中各元器件間電性隔離方法。 3 混合隔離在實(shí)現(xiàn)集成電路中各元器件間電性隔離時，既使用了反向pn結(jié)的大電阻特性又使用了絕緣介質(zhì)電性絕緣性質(zhì)的方法。 基本要求：了解三種隔離方法各自的工藝流程，流程中重點(diǎn)工序的工藝方法和工藝特點(diǎn)。了解三種隔離方法各自的隔離特點(diǎn)和隔離性能對比，特別是隔離結(jié)構(gòu)帶來的有源寄生和無源寄生性能的對比。著重掌握典型pn結(jié)隔離的工藝流程和各工序的作用，了解典型pn結(jié)隔離集成電路的pn結(jié)隔離是如何工藝實(shí)現(xiàn)的，如何在使用時給予電性保證的；清楚的知道埋層是如何制造的，埋層有何特點(diǎn)，埋層在半導(dǎo)體集成電路結(jié)構(gòu)中有何作用以及埋層制造質(zhì)量對集成電路電性的能影響。 167。 集成電路中元器件的結(jié)構(gòu)和寄生效應(yīng) 1學(xué)時 內(nèi)容：1 集成電路中npn管結(jié)構(gòu)帶來的寄生效應(yīng) 典型pn結(jié)隔離結(jié)構(gòu)中npn管帶來的寄生效應(yīng) pn介質(zhì)混合隔離結(jié)構(gòu)中npn管帶來的寄生效應(yīng) 介質(zhì)隔離結(jié)構(gòu)中npn管帶來的寄生效應(yīng) 2 集成電路中電阻結(jié)構(gòu)帶來的寄生效應(yīng) 典型pn結(jié)隔離結(jié)構(gòu)中電阻的結(jié)構(gòu)特點(diǎn) 引入的寄生器件 電路中電阻的使用特點(diǎn) 集成電路中電阻結(jié)構(gòu)引入的寄生電容3 集成電路中典型倒相器引入的寄生效應(yīng) 集成倒相器的構(gòu)成及其寄生 去除有源寄生的措施 課程重點(diǎn)：本節(jié)主要介紹了常規(guī)集成電路制造中典型元件基區(qū)擴(kuò)散電阻制造帶來的寄生效應(yīng)，它在集成電路中的典型工藝剖面結(jié)構(gòu)為三層二 結(jié)結(jié)構(gòu)；典型器件npn管制造帶來的寄生效應(yīng)，它在集成電路中的典型工藝剖面結(jié)構(gòu)為四層三結(jié)結(jié)構(gòu)；典型倒相器制造帶來的寄生效應(yīng)，它應(yīng)含有電阻制造帶來的寄生和npn管制造帶來的寄生。這些寄生均分為有源寄生效應(yīng)和無源寄生效應(yīng)，有源寄生效應(yīng)影響集成電路的直流特性和瞬態(tài)特性，是極其有害的；而無源寄生僅影響電路的瞬態(tài)特性。本節(jié)重點(diǎn)是npn管制造帶來的寄生效應(yīng)，其有源寄生寄生晶體管對集成電路性能帶來的不良影響。介紹了如何從工藝上采取措施消除這種有源寄生的影響，所采取的工藝措施是在npn管集電區(qū)摻金（相當(dāng)于在pnp管基區(qū)摻金）和在npn管集電區(qū)設(shè)置高濃度n型埋層（影響pnp管基區(qū)性質(zhì)），它們的作用原理是：摻金的作用，使pnp管基區(qū)中高復(fù)合中心數(shù)增加，少數(shù)載流子在基區(qū)復(fù)合加劇，由于非平衡少數(shù)載流子不可能到達(dá)集電區(qū)從而使pnp管電流放大系數(shù)大大降低。埋層的作用有兩個，其一，埋層的下反擴(kuò)散導(dǎo)致pnp管基區(qū)寬度增加，非平衡少數(shù)載流子基區(qū)渡越時間增長，非平衡少數(shù)載流子在基區(qū)的復(fù)合率增大，從而使pnp管電流放大系數(shù)降低；其二，埋層的上反擴(kuò)散導(dǎo)致pnp管基區(qū)摻雜濃度增大，基區(qū)方塊電阻減小，由晶體管原理可知，這將導(dǎo)致發(fā)射效率下降從而使pnp管電流放大系數(shù)降低，綜上所述，則有源寄生轉(zhuǎn)變?yōu)闊o源寄生，僅體現(xiàn)為勢壘電容的性質(zhì)。 課程難點(diǎn)：；有源寄生晶體管均將參與電路工作。由集成電阻和集成晶體管在集成電路中可能工作狀態(tài)的分析，集成晶體管結(jié)構(gòu)將帶來有源寄生，從而影響集成電路的直流工作性能。因此，需盡可能采取各種工藝措施來消除這種有源寄生的影響。 基本概念： 1 埋層的上反擴(kuò)散在工藝制造過程中的各高溫條件下，在濃度梯度的作用下，高濃度的n型埋層向低濃度的n型外延層的擴(kuò)散。 2埋層的下反擴(kuò)散在工藝制造過程中的各高溫條件下，在濃度梯度的作用下，高濃度的n型埋層向低濃度的p型襯底的擴(kuò)散。 3 典型集成電阻的三層二結(jié)結(jié)構(gòu)指p型擴(kuò)散電阻區(qū)n型外延層p型襯底三層，以及三層之間的兩個pn結(jié)這樣的工藝結(jié)構(gòu)。 4典型集成晶體管的四層三結(jié)結(jié)構(gòu)指npn管的高濃度n型擴(kuò)散發(fā)射區(qū)npn管的p型擴(kuò)散基區(qū)n型外延層（npn管的集電區(qū)）p型襯底四層，以及四層之間的三個pn結(jié)這樣的工藝結(jié)構(gòu)。 5 有源寄生存在寄生晶體管的現(xiàn)象，可為寄生pnp管（襯底參與構(gòu)成的pnp管），也可為寄生npn管（多發(fā)射極輸入晶體管各發(fā)射區(qū)與基區(qū)構(gòu)成的npn管）。 6無源寄生存在寄生元件的現(xiàn)象，可為寄生電容，也可為寄生電阻。 基本要求：了解集成電路制造中的特有工藝結(jié)構(gòu)隔離島和隔離墻的形成，知道隔離結(jié)構(gòu)的存在會使集成元器件制造時帶來寄生效應(yīng)，而