【正文】 . . EDA 技術 課 程 設 計 題 目 簡易計算器設計 系 (部 ) 信息工程系 班 級 姓 名 學 號 指導教師 2020 年 7 月 8 日至 7 月 12 日 共 1 周 . . EDA 技術 課程設計任務書 一、設計題目、內容及要求 設計題目： 簡易計算器設計 內容及要求： （ 1）基本設計內容 1：設計簡易通用型計算器，完成對數(shù)據(jù)通路的架構，控制模塊和運算器模塊的設計，可進行加減乘除的基本運算。 （ 2）基本設計內容 2：加入按鍵消除抖動的模塊，并在試驗箱或開發(fā)板上通過數(shù)碼管顯示計算器的輸入數(shù)值與輸出結果，實現(xiàn)一個完整的計算器。 （ 3）進階設計內容：通過矩陣鍵盤實現(xiàn)數(shù)據(jù)的輸入。 （ 4）進階設計內容：實現(xiàn)有符號數(shù)的計算。 （ 5）進階設計內容：實現(xiàn)浮點數(shù)的計算。 設計要求： （ 1）根據(jù)任務要求確定電路各功能模塊； （ 2）寫出設計程序； （ 3）分析時序仿真結果； （ 4）提交設計總結。 二、設計原始資料 QuartusⅡ軟件； EDA實驗箱；計算機一臺； 三、要求的設計成果（課程設計說明書、設計實物、圖紙等） 課程設計說明書 1 份，不少于 2020 字，應包含設計原理分析、相關軟件介紹、仿真波形分析，實驗箱下載驗證等。 四、進程安排 周 1周 3： 查閱資料，上機編寫并調試設計程序； 周 4： 整理、撰寫說明書 ； 周 5： 課程設計答辯并提交設計說明書。 五、主要參考資料 [1].Voknei .《 VHDL 數(shù)字電路設計教程》 .電子工業(yè)出版社， [2].潘松 ， 黃繼業(yè) .《 EDA技術實用教程》（第二版） .科學出版社， [3].焦素敏 .《 EDA應用技術》 .清華大學出版社， 指導教師（簽名）： 教研室主任（簽名）： . . 課程設計成績評定表 出勤 情況 出勤天數(shù) 缺勤天數(shù) 成 績 評 定 出勤情況及設計過程表現(xiàn)（ 20 分） 課設答辯（ 20 分） 設計成果（ 60 分） 總成績（ 100 分） 提問 （答辯） 問題 情況 綜 合 評 定 指導教師簽名： 年 月 日 . . 目 錄 1 緒論 .......................................................................................................................................... 1 2 軟件介紹 .................................................................................................................................. 2 Quartus II 介紹 ................................................................................................................ 2 ModelSim 介紹 ............................................................................................................... 3 3 設計原理 .................................................................................................................................. 5 4 模塊化設計分析 ....................................................................................................................... 6 鍵盤矩陣模塊 ................................................................................................................. 6 去抖模塊設計 ................................................................................................................. 6 ALU 模塊設計 ................................................................................................................ 7 FSM 模塊設計 ................................................................................................................ 7 OP1 模塊設計 ................................................................................................................. 8 OP2 模塊設計 ................................................................................................................. 9 BIN 模塊設計 ................................................................................................................. 9 BCD 模塊設計 .............................................................................................................. 10 5 總結 ........................................................................................................................................ 11 參考文獻 .................................................................................................................................... 12 附錄 ............................................................................................................................................ 13 . . 1 緒論 硬件描述語言 (hardware description language， HDL)是電子系統(tǒng)硬件行為描述，結構描述，數(shù)據(jù)流描述的語言。目前，利用硬件描述語言可以進行數(shù)字電子系統(tǒng)的設計。隨著研究的深入，利用硬件描述語言進行模擬 電子系統(tǒng)設計或混合電子系統(tǒng)設計也正在探索中。國外硬件描述語言種類很多，有的從 Pascal 發(fā)展而來，也有一些從 C 語言發(fā)展而來。有些 HDL 成為 IEEE 標準，但大部分是企業(yè)標準。 VHDL 來源于美國軍方，其他的硬件描述語言則多來源于民間公司?？芍^百家爭鳴，百花齊放。這些不同的語言傳播到國內，同樣也引起了不同的影響。在我國比較有影響的有兩種硬件描述語言： VHDL語言和 Verilog HDL 語言。這兩種語言已成為 IEEE標準語言。 電子設計自動化 (electronic design automation， EDA)技術的理論基礎，設計工具，設計器件應是這樣的關系：設計師用硬件描述語言 HDL 描繪出硬件的結構或硬件的行為，再用設計工具將這些描述綜合映射成與半導體工藝有關的硬件配置文件，半導體器件 FPGA 則是這些硬件配置文件的載體。當這些 FPGA 器件加載，配置上不同的文件時，這個器件便具有了相應的功能。在這一系列的設計，綜合，仿真，驗證，配置的過程中，現(xiàn)代電子設計理論和現(xiàn)代電子設計方法貫穿于其中。以 HDL 語言表達設計意圖，以FPGA 作為硬件實現(xiàn)載體，以計算機為設計開發(fā)工具，以 EDA 軟件為開發(fā)環(huán)境的現(xiàn)代電子設計方法日趨成熟 。 VHDL語言的英文全名是 Very High Speed Integrated Circuit Hardware Description Language，即超高速集成電路硬件描述語言。 HDL發(fā)展的技術源頭是：在 HDL形成發(fā)展之前，已有了許多程序設計語言，如匯編， C， Pascal， Fortran， Prolog等。這些語言運行在不同硬件平臺和不同的操作環(huán)境中，它們適合于描述過程和算法，不適合作硬件描述。 CAD 的出現(xiàn)，使人們可以利用計算機進行建筑，服裝等行業(yè)的輔助設計，電子輔助設計也同步發(fā)展起來。在從 CAD 工 具到 EDA 工具的進化過程中，電子設計工具的人機界面能力越來越高。在利用 EDA 工具進行電子設計時，邏輯圖，分立電子原件作為整個越來越復雜的電子系統(tǒng)的設計已不適應。任何一種 EDA 工具，都需要一種硬件描述語言來作為 EDA 工具的工作語言。這些眾多的 EDA 工具軟件開發(fā)者，各自推出了自己的 HDL 語言。 . . 2 軟件介紹 Quartus II 介紹 Quartus II 是 Alter 公司 的綜合性 PLD/FPGA 開發(fā) 軟件 ，支持原理圖、 VHDL、VerilogHDL以及 AHDL（ Altera Hardware Description Language）等多種設計輸入形式，內嵌自有的綜合器以及仿真器，可以完成從設計輸入到硬件配置的完整 PLD 設計流程。 Quartus II 提供了完全集成且于電路結構無關的開發(fā)環(huán)境，具有數(shù)字邏輯設計的全部特性，包括：可利用原理圖、結構框圖、 Verilog HDL、 AHDL和 VHDL完成電路描述，并將其保存為設計實體文件；芯片（電路）平面布局連線編輯； LogicLock 增量設計方法，用戶可建立并優(yōu)化系統(tǒng)，然后添加對原始系統(tǒng)的性能影響較小或無影響的后續(xù)模塊；功能強大的邏輯綜合工具；完備的電路功 能仿真與時序邏輯仿真工具；定時 /時序分析與關鍵路徑延時分析；可使用 SignalTap II 邏輯分析工具進行嵌入式的邏輯分析；支持軟件源文件的添加和創(chuàng)建，并將它們鏈接起來生成編程文件；使用組合編譯方式可一次完成整體設計流程；自動定位編譯錯誤；高效的期間編程與驗證工具；可讀入標準的 EDIF 網(wǎng)表文件、 VHDL網(wǎng)表文件盒 Verilog網(wǎng)表文件；能生成第三方 EDA 軟件使用的 VHDL 網(wǎng)表和 Verilog網(wǎng)表文件。 Max+plus II 作為 Altera的上一代 PLD設計軟件，由于其出色的易用性而得到了廣泛的應用。目前 Altera已經停止了對 Max+plus II 的更新支持 。 Quartus II 是 Altera公司 繼Max+plus II之后開發(fā)的一種針對其公司生產的系列 CPLD/PGFA器件 的綜合性開發(fā)軟件 ，它的版本不斷升級，從 ，這里介紹的是 Quartus II ，該軟件有如下幾個顯著的特點： Quartus II 的優(yōu)點 該軟件界面友好，使用便捷，功能強大，是一個完全集成化的可編程邏輯設計環(huán)境，是先進的 EDA工具軟件。該軟件具有開放性