fpga內(nèi)嵌的塊ram及其在fft算法中的應(yīng)用(已修改)
2025-09-01 09:50 本頁面
【正文】 FPGA 內(nèi)嵌的塊 RAM 及其在 FFT算法中的應(yīng)用 引言 在現(xiàn)代邏輯設(shè)計(jì)中， FPGA占有重要的地位，不僅因?yàn)榫哂袕?qiáng)大的邏輯功能和高速的處理 速度 ，同時(shí)因?yàn)槠鋬?nèi)部 嵌 有大量的可配置的塊 RAM[1]，使其得到了廣泛地應(yīng)用，例如 FFT算法的實(shí)現(xiàn)等。 FFT 算法的實(shí)現(xiàn)有多種方案 [2]，比如采用單片機(jī)或 DSP 芯片實(shí)現(xiàn)，但是因需要外接存儲器 而使 其 運(yùn)算速度受到了限制 [3`4]，而采用 FPGA實(shí)現(xiàn) FFT 算法，避免了使用外部存儲器，加快了數(shù)據(jù)的讀取和存儲速度，進(jìn)而可以提高 FFT 的運(yùn)算速度 [5`6]。 隨著設(shè)計(jì)的日益復(fù)雜， RAM 的需 求量也越來越大 ，不同 器件 商生產(chǎn)的不同 FPGA器件族 內(nèi)嵌塊 RAM 的結(jié)構(gòu)又有一些不同， 在 Altera 公司的 FPGA內(nèi)部嵌入的 RAM 塊有三種 [7]，分別是 M512RAM（ 512bit RAM）、 M4K（ 4Kbit）和 MRAM（ 512Kbit RAM），其中 M512主要用于大量分散的數(shù)據(jù)存儲、淺 FIFO、移位寄存器、時(shí)鐘域隔離等功能。 M4K通常用作芯片內(nèi)部數(shù)據(jù)流的緩存、 ATM 信元的處理、信元 FIFO 接口以及 CPU 的程序 存儲器 等。而MRAM 主要用于在大數(shù)據(jù)包的緩存（如 以太網(wǎng) 幀 、 IP 包等大到幾 K 字節(jié)的數(shù)據(jù)包 ） ，視頻圖像 幀 的緩存，回波抵消（ Echo Canceller）數(shù)據(jù)存儲等等。 本文將詳細(xì)介紹內(nèi)嵌 RAM 塊的不同配置模式，及其實(shí)現(xiàn)的 FIFO 存儲器在 FFT 算法中的應(yīng)用。 FPGA 內(nèi)嵌塊 RAM RAM 幾乎是可編程邏輯器件中除了 LE 之外用得最多的功能塊了。通常， FPGA內(nèi)嵌塊 RAM 可以配置成以下幾種模式：單端口 RAM、簡單雙口 RAM、真正雙口 RAM、移位寄存器、 ROM 和 FIFO 等模式 [8]。而在 Altera 公司的 FPGA中內(nèi)嵌塊 RAM 以 M4K 最多，本文 就以 M4K 塊 RAM 為例，介紹這幾種模塊的實(shí)現(xiàn)方式及其在 FFT 算法中 的應(yīng)用。 單端口 RAM 模式 如圖 1 所示為單端口 RAM 的模型，其中兩個(gè)時(shí)鐘 inclock 和 outclock 可以使用同一個(gè)時(shí)鐘源， inclocken 和 outclocken是兩個(gè)時(shí)鐘使能信號， inaclr 和 outaclr 是異步清零信號，可以分別對輸入級和輸出級寄存器清零。 圖 1 單端口 RAM 模型 單端口 RAM 模式支持非同時(shí)的讀寫操作。 同時(shí)每個(gè) M4K RAM 塊 可以被分為兩 部分 ，分別實(shí)現(xiàn)兩個(gè)獨(dú)立的單端口 RAM。當(dāng)器件內(nèi)部存儲單元不足時(shí)， QuartusII 軟件就會 自動(dòng)的將 M4K RAM 配置成兩個(gè)相互獨(dú) 立的 單端口 RAM。 需要注意的是， 當(dāng)要實(shí)現(xiàn)兩個(gè)獨(dú)立的單端口 RAM 模塊時(shí)，首先要保證
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1