fpga內(nèi)嵌的塊ram及其在fft算法中的應(yīng)用(編輯修改稿)
2024-09-26 09:50 本頁面
【文章內(nèi)容簡介】 的 方式 實(shí)現(xiàn)更寬 數(shù)據(jù) 位的 雙端口 RAM。 另外，真正雙端口 RAM 模型也支持混合端口寬度，如表 2 所示。 表 2 真正雙端口 RAM 模型的混合端口配置 在真正雙端口 RAM 模式中， RAM 的輸出只能配置成 readduringwrite 模式。這意味著在寫操作執(zhí)行過程中，通過 A或 B 端口寫入到 RAM 的數(shù)據(jù)，可以 分別通過輸出端口 A 或B 輸出。當(dāng)輸出寄存器被旁路時，新數(shù)據(jù)在其被寫入的時鐘的上升沿有效 。 當(dāng)兩個端口同時向同一個地址單元寫入數(shù)據(jù)時，寫沖突將會發(fā)生，這樣存入該地址單元的將是未知的。 要實(shí)現(xiàn)有效地向同一個地址單元寫入數(shù)據(jù)， A端口和 B端口時鐘的上升沿的到來之間必須滿足一個最小寫周期時間間隔。因?yàn)樵趯憰r鐘的下降沿 ，數(shù)據(jù)被寫入 M4K RAM 塊 中 ，所以 A端口時鐘的上升沿要比 B端口時鐘的上升沿晚到來 1/2 個最小寫時鐘周期，如果不滿足這個時間要求，則存入此地址單元的數(shù)據(jù)無效。 RAM 用做移位寄存器 在 DSP 應(yīng)用 情況中，可以將內(nèi)嵌的 RAM 塊配置成移位寄存器，例如 FIR 濾波器、隨機(jī)數(shù)據(jù)產(chǎn)生器、多通道濾波器、自相關(guān)和互相關(guān)功能模塊等，在這些和其他需要本地存儲的DSP 系統(tǒng)中，一般是利用觸發(fā)器來實(shí)現(xiàn)，但是 這種方法會 耗費(fèi)很多的邏輯單元 ，尤其是在實(shí)現(xiàn)較大的移位寄存器時。 而利用內(nèi)嵌的 RAM 塊 實(shí)現(xiàn)移位存儲器，既 可以節(jié)約邏輯單元和布線資源，同時 也可以提高 效率。 假設(shè) 設(shè)計一個移位寄存器，輸入數(shù)據(jù)寬度為 w，抽頭數(shù)為 n，抽頭長度為 m，如圖 4 所示。在用 RAM 塊實(shí)現(xiàn)移位寄存器時，需要滿足 w*n 小于 RAM 塊的最大支持的數(shù)據(jù)寬度，w n m 小于 RAM 塊的最大比特數(shù)。 M4K 的最大數(shù)據(jù)寬度為 36bit，最大比特數(shù)為 4608。而如果需要更大的移位寄存器可以用更多的 RAM 級聯(lián)實(shí)現(xiàn)。 圖 4 移位寄存器 RAM 用做 ROM M4K RAM 塊還可以配置成 ROM，可以使用存儲器初始化文件（ .mif）對 ROM 進(jìn)行初始化，在上電后使其內(nèi)部的內(nèi)容保持不變，即實(shí)現(xiàn)了 ROM 功能。 RAM 實(shí)現(xiàn) FIFO 實(shí)際上，在 FIFO 的具體實(shí)現(xiàn)時， RAM 的部分是采用簡單雙端口模式操作的，一個端口只寫數(shù)據(jù)而另一個端口只讀數(shù)據(jù)，另外在 RAM 周圍加一些控制電路 ，下面將詳細(xì)介紹由內(nèi)嵌 RAM 塊配置成的 FIFO 在 FFT 算法中的應(yīng)用。 FIFO 在 FFT 算法中的應(yīng)用 FFT 簡介及其乒乓操作 快速傅立葉變換（ FFT）在數(shù)字信號處理中具有非常重要的地位，并且有著廣泛的應(yīng)用，其中 FFT 的運(yùn)算速度和占用的存儲單元是設(shè)計中重點(diǎn)考慮的方面，在實(shí)現(xiàn) FFT 算法的各種方法中，基于 FPGA的實(shí)現(xiàn)在速度、精度和性價比 等方
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1