【正文】 nglefrequency power and total power measurement error is below 1% in 50mV to 5V measurement range. Keyword: FPGA； IP core。 FFT。 IIR。 通信技術(shù)畢業(yè)論文 1 1 引言 SOC 概述 片上系統(tǒng)（ SoC： Systemonachip）指的是在單個(gè)芯片上集成一個(gè)完整的系統(tǒng)，對(duì)所有或部分必要的電子電路進(jìn)行包分組的技術(shù)。所謂完整的系統(tǒng)一般包括中央處理器 (CPU)、存儲(chǔ)器、以及外圍電路等。 從狹義角度講 ,它是信息系統(tǒng)核心的芯片集成 ,是將系統(tǒng)關(guān)鍵部件集成在一塊芯片上 。從廣義角度講 , SoC 是一個(gè)微小型系統(tǒng) ,如果說(shuō)中央處理器 (CPU)是大腦 ,那么SoC就是包括大腦、心臟、眼睛和手的系統(tǒng)。國(guó)內(nèi)外學(xué)術(shù)界一般傾向?qū)?SoC定義為將微處理器、模擬 IP核、數(shù)字 IP核和存儲(chǔ)器 (或片外存儲(chǔ)控制接口 )集成在單一芯片上 ,它通常是客戶定制的 ,或是面向特定用途的標(biāo)準(zhǔn)產(chǎn)品。 SoC 將系統(tǒng)的主要功能綜合到一塊芯片中，本質(zhì)上是在做一種復(fù)雜的IC 設(shè)計(jì)。與普通的集成電路相比， SoC 不再是一種功能單一的單元電路。而是將信號(hào)采集，信號(hào)處理，輸入和輸出等完整的系統(tǒng)功能集成在一起，成為一個(gè)專用功能的電子系統(tǒng)芯片。 SOC技術(shù)發(fā)展 集成電路的發(fā)展已有 40 年的歷史，它一直遵循 摩爾 所指示的規(guī)律推進(jìn)，現(xiàn)已進(jìn)入深亞微米階段。由于信息市場(chǎng)的需求和微電子自身的發(fā)展，引發(fā)了以微細(xì)加工（集成電路特征尺寸不斷縮小）為主要特征的多種工藝集成技術(shù)和面向應(yīng)用的系統(tǒng)級(jí)芯片的發(fā)展。隨著半導(dǎo)體產(chǎn)業(yè)進(jìn)入超深亞微米乃至納米加工時(shí)代，在單一 集成電路芯片 上就可以實(shí)現(xiàn)一個(gè)復(fù)雜的 電子系統(tǒng) ，諸如手機(jī)芯片、數(shù)字電視芯片、 DVD 芯片等。在未來(lái)幾年內(nèi)，上億個(gè)晶體管、幾千萬(wàn)個(gè)邏輯門都可望在單一芯片上實(shí)現(xiàn)。 SoC (System on Chip)設(shè)計(jì)技術(shù)始于 20 世紀(jì) 90 年代中期 ,隨著半導(dǎo)體工藝技術(shù)的發(fā)展 ,IC 設(shè)計(jì)者能夠?qū)⒂鷣?lái)愈復(fù)雜的功能集成到單硅片上 , SoC 正是在集成電路 ( IC)向集成系統(tǒng) ( IS)轉(zhuǎn)變的大方向下產(chǎn)生的。 1994 年 Motorola 發(fā)布的 FlexCore 系統(tǒng) (用來(lái)制作基于 68000 和 PowerPC 的定制微處理器 )和 1995 年 LSILogic公司為 Sony 公司設(shè)計(jì)的 SoC,可能是基于 IP( IntellectualProperty)核完成 SoC 設(shè)計(jì)的最早報(bào)導(dǎo)。由于 SoC 可以充分利用已有的設(shè)計(jì)積累 ,顯著地提高了 ASIC 的設(shè)計(jì)能力 ,因此發(fā)展非常迅速 ,引起了工業(yè)界和學(xué)術(shù)界的關(guān)注。 SOC 是集成電路發(fā)展的必然趨勢(shì) 。 SOC 設(shè)計(jì)的關(guān)鍵技術(shù) 具體地說(shuō) ,SoC 設(shè)計(jì)的關(guān)鍵技術(shù)主要包括總線架構(gòu)技術(shù)、 IP核可復(fù)用技術(shù)、軟硬件協(xié)同設(shè)計(jì)技術(shù)、 SoC 驗(yàn)證技術(shù)、可測(cè)性設(shè)計(jì)技術(shù)、低功耗設(shè)計(jì) 技術(shù)、超深亞微米電路實(shí)現(xiàn)技術(shù)等 ,此外還要做 嵌入式軟件 移植、開(kāi)發(fā)研究 ,是一門跨學(xué)科的新興研究領(lǐng)域。 通信技術(shù)畢業(yè)論文 2 SOC 用途分類 SoC按用途的不同可以分為兩種類型：一種是專用 SoC 芯片，是專用集成電路（ ASIC）向系統(tǒng)級(jí)集成的發(fā)展；另一種是通用 SoC 芯片，將絕大部分部件（如 MCU、 DSP、 RAM、 I/O 等）集成在單個(gè)芯片上，同時(shí)提供用戶設(shè)計(jì)所需要的邏輯資源和編程所需要的軟件資 源。 SoC 的出現(xiàn) 是 電子系統(tǒng)設(shè)計(jì)領(lǐng)域的一場(chǎng)革命，它對(duì)電子信息產(chǎn)業(yè)的影響將不亞于集成電路誕生所產(chǎn)生的影響。當(dāng)今電子系統(tǒng)的設(shè)計(jì)已經(jīng)不再是利用各種通用 IC 進(jìn)行 PCB板級(jí)的設(shè)計(jì)和調(diào)試，而是轉(zhuǎn)向以 ASIC 或大規(guī)模 FPGA 為物理載體的系統(tǒng)芯片設(shè)計(jì)。 SoC與應(yīng)用概念 SoC 的核心技術(shù) 在傳統(tǒng)的應(yīng)用 電子系統(tǒng)設(shè)計(jì) 中，須要根據(jù)設(shè)計(jì)要求的功能模塊對(duì)整個(gè)系統(tǒng)進(jìn)行綜合 ，即 根據(jù)設(shè)計(jì)要求的功能，尋找相應(yīng)的集成電路，再根據(jù)設(shè)計(jì)要求的技術(shù)指標(biāo)設(shè)計(jì)所選電路的連 接形式和參數(shù)。這種設(shè)計(jì)的結(jié)果是一個(gè)以功能集成電路為基礎(chǔ)，器件分布式的應(yīng)用電子系統(tǒng)結(jié)構(gòu)。設(shè)計(jì)結(jié)果能否滿足設(shè)計(jì)要求不僅取決于電路芯片的技術(shù)參數(shù)，而且與整個(gè)系統(tǒng) PCB版圖的電磁兼容特性有關(guān)。同時(shí)， 對(duì)于須要實(shí)現(xiàn)數(shù)字化的系統(tǒng)，往往還須要有單片機(jī)等參與，所以還必須考慮 分布式系統(tǒng) 對(duì)電路固件特性的影響。 很明顯，傳統(tǒng)應(yīng)用電子系統(tǒng)的實(shí)現(xiàn)，采用的是分布功能綜合技術(shù)。 對(duì)于 SoC來(lái)說(shuō)，應(yīng)用電子系統(tǒng)的設(shè)計(jì)也是根據(jù)功能和參數(shù)要求設(shè)計(jì)系統(tǒng)，但與傳統(tǒng)方法有著本質(zhì)的差別。 SoC 不是以功能電路為基礎(chǔ)的分布式系統(tǒng)綜合技術(shù)。而是以功能 IP為基礎(chǔ)的系統(tǒng)固件和電路綜合技術(shù)。首先，功能的實(shí)現(xiàn)不再針對(duì)功能電路進(jìn)行綜合，而是針對(duì)系統(tǒng)整體固件實(shí)現(xiàn)進(jìn)行電路綜合，也就是利用 IP技術(shù)對(duì)系統(tǒng)整體進(jìn)行電路結(jié)合。其次，電路設(shè)計(jì)的最終結(jié)果與 IP功能模塊和固件特性有關(guān)，而與 PCB 板上電路分塊的方式和連線技術(shù)基本無(wú)關(guān)。因此，使設(shè)計(jì)結(jié)果的電磁兼容特性得到 極大提高。換句話說(shuō)，就是所設(shè)計(jì)的結(jié)果十分接近理想設(shè)計(jì)目標(biāo)。 SoC 的基礎(chǔ)設(shè)計(jì)思想 在傳統(tǒng)分布式綜合設(shè)計(jì)技術(shù)中，系統(tǒng)的固件特性往往難以達(dá)到最優(yōu)，原因是所使用的是分布式功能綜合技術(shù)。一般情況下，功能集成電路為了滿足盡可能多的使用面，必須考慮兩個(gè)設(shè)計(jì)目標(biāo)：一個(gè)是能滿足多種應(yīng)用領(lǐng)域的功能控制要求目標(biāo)；另一個(gè)是要考慮滿足較大范圍應(yīng)用功能和技術(shù)指標(biāo)。因此，功能集成電路（也就是定制式集成電路）必須在 I/O 和控制方面附加若干電路，以使一般用戶能得到盡可能多的開(kāi)發(fā)性能。但是，定通信技術(shù)畢業(yè)論文 3 制式電路設(shè)計(jì)的應(yīng)用電子系統(tǒng) 不易達(dá)到最佳，特別是固件特性更是具有相當(dāng)大的分散性。 對(duì)于 SoC來(lái)說(shuō)，從 SoC 的核心技術(shù)可以看出，使用 SoC 技術(shù)設(shè)計(jì)應(yīng)用電子系統(tǒng)的基本設(shè)計(jì)思想就是實(shí)現(xiàn)全系統(tǒng)的固件集成。用戶只須根據(jù)需要選擇并改進(jìn)各部分模塊和嵌入結(jié)構(gòu)，就能實(shí)現(xiàn)充分優(yōu)化的固件特性，而不必花時(shí)間熟悉定制電路的開(kāi)發(fā)技術(shù)。固件基礎(chǔ)的突發(fā)優(yōu)點(diǎn)就是系統(tǒng)能更接近理想系統(tǒng)，更容易實(shí)現(xiàn)設(shè)計(jì)要求。 SoC 的基本結(jié)構(gòu) 在使用 SoC 技術(shù)設(shè)計(jì)的應(yīng)用電子系統(tǒng)中，可以十分方便地實(shí)現(xiàn)嵌入式結(jié)構(gòu)。各種嵌入結(jié)構(gòu)的實(shí)現(xiàn)十分簡(jiǎn)單，只要根據(jù)系統(tǒng)需要選擇相 應(yīng)的內(nèi)核，再根據(jù)設(shè)計(jì)要求選擇之相配合的 IP模塊，就可以完成整個(gè)系統(tǒng)硬件結(jié)構(gòu)。尤其是采用智能化電路綜合技術(shù)時(shí)，可以更充分地實(shí)現(xiàn)整個(gè)系統(tǒng)的固件特性，使系統(tǒng)更加接近理想設(shè)計(jì)要求。必須指出， SoC 的這種嵌入式結(jié)構(gòu)可以大大地縮短應(yīng)用系統(tǒng)設(shè)計(jì)開(kāi)發(fā)周期。 是 SoC 的設(shè)計(jì)基礎(chǔ) 傳統(tǒng)應(yīng)用 電子設(shè)計(jì)工程師 面對(duì)的是各種定制式集成電路，而使用 SoC技術(shù)的電子系統(tǒng)設(shè)計(jì)工程師所面對(duì)的是一個(gè)巨大 的 IP庫(kù)，所有設(shè)計(jì)工作都是以 IP 模塊為基礎(chǔ)。 SoC 技術(shù)使應(yīng)用電子系統(tǒng)設(shè)計(jì)工程師變成了一個(gè)面向應(yīng)用的電子器件設(shè)計(jì)工程師西叉歐。由此可見(jiàn)， SoC 是以 IP 模塊為基礎(chǔ)的設(shè)計(jì)技術(shù)， IP 是 SoC 應(yīng)用的基礎(chǔ)。 SoC 的實(shí)現(xiàn) 微電子制造工藝的進(jìn)步為 SoC 的實(shí)現(xiàn)提供了硬件基礎(chǔ)，微電子技術(shù)的近期發(fā)展成果又為 SoC 的實(shí)現(xiàn)提供了多種途徑，而 EDA 軟件技術(shù)的提高則為SoC的實(shí)現(xiàn)創(chuàng)造了必要的開(kāi)發(fā)平臺(tái)。 Soc 可以采用全定制的方式來(lái)實(shí)現(xiàn)，即把設(shè)計(jì)的網(wǎng)表文件提交給半導(dǎo)體廠家流片就可以得到，但采用這種方式的風(fēng)險(xiǎn)性高，費(fèi)用 大，周期長(zhǎng)。還有一種就是以可編程片上系統(tǒng) SoPC(System on a Programmable Chip)的方式來(lái)實(shí)現(xiàn)。 對(duì)于經(jīng)過(guò)驗(yàn)證而又需要批量生產(chǎn)的 SoC 芯片，可以做成專用集成電路ASIC 大批生產(chǎn)。而對(duì)于一些僅為小批量生產(chǎn)應(yīng)用或處于開(kāi)發(fā)階段的 SoC，若馬上投入流片生產(chǎn)，需要投入較多的資金，承擔(dān)較大的試制風(fēng)險(xiǎn)。近幾年來(lái)發(fā)展起來(lái)的 SoPC 技術(shù)則提供了另一種有效的解決方案，即用大規(guī)?？删幊唐骷?FPGA 來(lái)實(shí)現(xiàn) SoC的功能。 目前，大規(guī)?？删幊唐骷?FPGA 的單片集成度，已經(jīng)由原來(lái)的數(shù)萬(wàn)門發(fā)展到數(shù)十 萬(wàn)門甚至數(shù)百萬(wàn)門，芯片的 I/O口也由原來(lái)的數(shù)十個(gè)發(fā)展到上千個(gè)，有的制造商還推出了含有硬核嵌入式系統(tǒng)的 IP。因此，完全可以將一個(gè)復(fù)雜的數(shù)字系統(tǒng)集成到一片 FPGA（即 SoPC）中，從而使得所設(shè)計(jì)的電路通信技術(shù)畢業(yè)論文 4 系統(tǒng)在其規(guī)模、可靠性、體積、功耗、性能指標(biāo)、上市周期、開(kāi)發(fā)成本、產(chǎn)品維護(hù)及硬件升級(jí)等多方面實(shí)現(xiàn)最優(yōu)化，為 SoC 的實(shí)現(xiàn)提供了一種簡(jiǎn)單易行而成本低廉的手段。 本 論文要設(shè)計(jì)一個(gè)系統(tǒng)，本 系統(tǒng)基于 Altera Cyclone II 系列 FPGA 嵌入高性能的嵌入式 IP 核 (Nios)處理器軟核，代替?zhèn)?統(tǒng) DSP 芯片或高性能單片機(jī)，實(shí)現(xiàn)了基于 FFT 的音頻信號(hào)分析。并在頻域?qū)π盘?hào)的總功率，各頻率分量功率，信號(hào)周期性以及失真度進(jìn)行了計(jì)算。并在 FPGA 中嵌入了 8 階 IIR 切比雪夫（ Chebyshev） II 型數(shù)字低通濾波器，代替?zhèn)鹘y(tǒng)有源模擬濾波器實(shí)現(xiàn)了性能優(yōu)異的音頻濾波。配合 12 位 A/D 轉(zhuǎn)換芯片 AD1674，和前端自動(dòng)增益放大電路，使在 50mV 到 5V 的測(cè)量范圍下，單一頻率功率及總功率測(cè)量誤差均控制在 1%以內(nèi)。 通過(guò)本系統(tǒng)的設(shè)計(jì)，主要對(duì) QuartusⅡ和 Nios Ⅱ 軟件的用法有跟好的理解和掌握。更深一層的理解和掌握 A\D 轉(zhuǎn)換器、低通濾波器、快速傅里葉變換（ FFT）。 對(duì)音頻信號(hào)和數(shù)字信號(hào)處理的方法進(jìn)一步鞏固 2 FPGA 開(kāi)發(fā)技術(shù)概述 FPGA 技術(shù)特點(diǎn) FPGA 是英文 Field Programmable GateArray（現(xiàn)場(chǎng)可編程門陣列）的縮寫，它是在 PAL、 GAL、 PLD 等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物，是專用集成電路（ ASIC）中集成度最高的一種。 FPGA 采用了邏輯單元陣列 LCA（ Logic CellArray）這樣一個(gè) 新概念，內(nèi)部包括可配置邏輯模塊 CLB（ Configurable Logic Block）、輸出輸入模塊 IOB（ Input OutputBlock）和內(nèi)部連線（ Interconnect）三個(gè)部分。用戶可對(duì) FPGA 內(nèi)部的邏輯模塊和 I/O模塊重新配置，以實(shí)現(xiàn)用戶的邏輯。它還具有靜態(tài)可重復(fù)編程和動(dòng)態(tài)在系統(tǒng)重構(gòu)的特性，使得硬件的功能可以像軟件一樣通過(guò)編程來(lái)修改。作為專用集成電路（ ASIC）領(lǐng)域中的一種半定制電路， FPGA 既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)?？梢院敛豢鋸埖闹v， FPGA 能完成任何數(shù)字器件的功能，上至高性能 CPU,下至簡(jiǎn)單的 74 電路，都可以用 FPGA 來(lái)實(shí)現(xiàn)。 FPGA 如同一張白紙或是一堆積木，工程師可以通過(guò)傳統(tǒng)的原理圖輸入法，或是硬件描述語(yǔ)言自由的設(shè)計(jì)一個(gè)數(shù)字系統(tǒng)。通過(guò)軟件仿真，我們可以事先驗(yàn)證設(shè)計(jì)的正確性。在 PCB 完成以后，還可以利用 FPGA 的在線修改能力，隨時(shí)修改設(shè)計(jì)而不必改動(dòng)硬件電路。使用 FPGA 來(lái)開(kāi)發(fā)數(shù)字電路，可以大大縮短設(shè)計(jì)時(shí)間，減少 PCB 面積，提高系統(tǒng)的可靠性。 FPGA 是由存放在片內(nèi) RAM 中的程序來(lái)設(shè)置其工作狀態(tài)的，因此工作時(shí)需要對(duì)片內(nèi)的 RAM 進(jìn)行編程。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。加電時(shí)， FPGA 芯片將 EPROM 中數(shù)通信技術(shù)畢業(yè)論文 5 據(jù)讀入片內(nèi)編程 RAM 中，配置完成后， FPGA 進(jìn)入工作狀態(tài)。掉電后， FPGA恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此， FPGA 能夠反復(fù)使用。 FPGA 的編程無(wú)須專用的 FPGA 編程器，只須用通用的 EPROM、 PROM 編程器即可。當(dāng)需要修改 FPGA 功能時(shí)，只需換一片 EPROM 即可。這樣，同一片 FPGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。因此， FPGA 的使用非常靈活。可以說(shuō)， FPGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。目前 FPGA 的品種很多，有 XILINX 的 XC 系列、 TI 公司的 TPC 系列、 ALTERA 公司的 FIEX系列等。 FPGA 可以用 VHDL 或 verilogHDL 來(lái)編程，靈活性強(qiáng)，由于能夠進(jìn)行編程、除錯(cuò)、 再編程和重復(fù)操作，因此可以充分地進(jìn)行設(shè)計(jì)開(kāi)發(fā)和驗(yàn)證。當(dāng)電路有少量改動(dòng)時(shí)，更能顯示出 FPGA 的優(yōu)勢(shì)，其現(xiàn)場(chǎng)編程能力可以延長(zhǎng)產(chǎn)品在市場(chǎng)上的壽命，而這種能力可以用來(lái)進(jìn)行系統(tǒng)升級(jí)或除錯(cuò)。 FPGA 開(kāi)發(fā)流程 FPGA 的設(shè)計(jì)流程就是利用 EDA 開(kāi)發(fā)軟件和編程工具對(duì) FPGA 芯片進(jìn)行開(kāi)發(fā)的過(guò)程。FPGA 的開(kāi)發(fā)流程一般如圖 1 所示，包括電路設(shè)計(jì)、設(shè)計(jì)輸入、功能仿真、綜合優(yōu)化、綜合后仿真、實(shí)現(xiàn)、布線后 仿真、板級(jí)仿真以及芯片編程與調(diào)試等主要步驟。 圖 1 FPGA 開(kāi)發(fā)的一般流程 通信技術(shù)畢業(yè)論文 6 1． 電路功能設(shè)計(jì) 在系統(tǒng)設(shè)計(jì)之前，首先要進(jìn)行的是方案論證、系統(tǒng)設(shè)計(jì)和 FPGA 芯片選擇等準(zhǔn)備工作。系統(tǒng)工程師根據(jù)任務(wù)要求，如系統(tǒng)的指標(biāo)和復(fù)雜度，對(duì)工作速度和芯片本身的各種資源、成本等方面進(jìn)行權(quán)衡，選擇合理的設(shè)計(jì)方案和合適的器件類型。一般都采用自頂向下的設(shè)計(jì)方法，把系統(tǒng)分成若干個(gè)基本單元，然后再把每個(gè)基本單元?jiǎng)澐譃橄乱粚哟蔚幕?