線路板級(jí)的電磁兼容設(shè)計(jì)-文庫(kù)吧
2025-06-17 14:57 本頁(yè)面
【正文】 印刷線路板與元器件的高頻特性： 一個(gè) PCB 的構(gòu)成是在垂直疊層上使用了一系列的層壓 、走線和預(yù)浸處理的多層結(jié)構(gòu)。在多層 PCB 中，設(shè)計(jì)者為了方便調(diào)試，會(huì)把信號(hào)線布在最外層。 PCB 上的布線是有阻抗、電容和電感特性的。 阻抗：布線的阻抗是由銅和橫切面面積的重量決定的。例如，1 盎司銅則有 ／單位面積的阻抗。 電容：布線的電容是由絕緣體（ EoEr）電流到達(dá)的范圍（ A）以及走線間距（ h）決定的。 用等式表達(dá)為 C＝ EoErA/h， Eo 是自由空間的介電常數(shù)（ ）， Er 是 PCB 基體的相關(guān)介電常數(shù)（在 FR4 碾壓板中該值為 ） 電感：布線的電感平均分布在布線中，大約為 1nH/mm。 對(duì)于 1 盎司銅線來(lái)說(shuō)，在 （ 10mil）厚的 FR4 碾壓板上，位于地線層上方的 （ 20mil）寬、 20mm（ 800mil）長(zhǎng)的線能產(chǎn)生 ， 20nH 的電感以及與地之間 的耦合電容。 在高頻情況下，印刷線路板上的走線、過(guò)孔、電阻、電容、接插件的分布電感與電容等不可忽略。電容的分布電感不可忽略，電感的分布電容不可忽略。電阻會(huì)產(chǎn)生對(duì)高頻信號(hào)的反射和吸收。走線的分布電容也會(huì)起作用。當(dāng)走線長(zhǎng)度大于噪聲頻率相應(yīng)波長(zhǎng)的 1/20 時(shí)，就產(chǎn)生天線效應(yīng)，噪聲通過(guò)走線向外發(fā)射。 印刷線路板的 過(guò)孔大約引起 的電容。一個(gè)集成電路本身的封裝材料引入 2~6pF 電容。一個(gè)線路板上的接插件，有 520nH的分布電感。一個(gè)雙列直插的 24 引腳集成電路插座，引入 4~18nH的分布電感。 這些小的分布參數(shù)對(duì)于運(yùn)行在較低頻率下的微控制器系統(tǒng)是可以忽略不計(jì)的；而對(duì)于高速系統(tǒng)必須予以特別注意。 下面便是避免 PCB 布線分布參數(shù)影響而應(yīng)該遵循的一般要求： (1) 增大走線的間距以減少電容耦合的串?dāng)_； (2) 平行地布電源線和地線以使 PCB 電容達(dá)到最佳； (3) 將敏感的高頻線布在遠(yuǎn)離高噪聲電源線的地方以減少相互之間的 耦合； (4) 加寬電源線和地線以減少電源線和地線的阻抗。 分割： 分割是指用物理上的分割來(lái)減少不同類型線之間的耦合，尤其是通過(guò)電源線和地線的耦合。 圖 2給出了用分割技術(shù)將 4個(gè)不同類型的電路分割開(kāi)的例子。在地線面，非金屬的溝用來(lái)隔離四個(gè)地線面。 L 和 C 作為板子上的每一部分的過(guò)濾器，減少不同電路電源面間的耦合。高速數(shù)字電路由于其更高的瞬時(shí)功率需求而要求放在靠近電源入口處。接口電路可能會(huì)需要抗靜電放電（ ESD）和暫態(tài)抑制的器件或電路來(lái)提高其電磁抗擾性，應(yīng)獨(dú)立分割區(qū)域。對(duì)于 L 和 C 來(lái)說(shuō)，最好不同分割區(qū)域使用各 自的 L 和 C，而不是用一個(gè)大的 L 和 C，因?yàn)檫@樣它便可以為不同的電路提供不同的濾波特性。 基準(zhǔn)面的射頻電流抑制： 不管是對(duì)多層 PCB的基準(zhǔn)接地層還是單層 PCB的地線，電流的路徑總是從負(fù)載回到電源。返回通路的阻抗越低， PCB 的電磁兼容性能越好。由于流動(dòng)在負(fù)載和電源之間的射頻電流的影響，長(zhǎng)的返回通路將在彼此之間產(chǎn)生射頻耦合，因此返回通路應(yīng)當(dāng)盡可能的短，環(huán)路區(qū)域應(yīng)當(dāng)盡可能的小。 布線分離： 布線分離的作用是將 PCB 同一層內(nèi)相鄰線路之間的串?dāng)_和噪聲耦合最小化。 所有的信號(hào)（時(shí)鐘，視頻，音頻，復(fù)位等等） 在線與線、邊沿到邊沿間應(yīng)在空間上遠(yuǎn)離。為了進(jìn)一步的減小電磁耦合，將基準(zhǔn)地布放在關(guān)鍵信號(hào)附近或之間以隔離其他信號(hào)線上產(chǎn)生的或信號(hào)線相互之間產(chǎn)生的耦合噪聲。 電源線設(shè)計(jì)： 根據(jù)印制線路板電流的大小，盡量加粗電源線寬度，減少環(huán)路電阻。同時(shí)、使電源線、地線的走向和數(shù)據(jù)傳遞的方向一致，這樣有助于增強(qiáng)抗噪聲能力。 抑制反射干擾與終端匹配 : 為了抑制出現(xiàn)在印制線終端的反射干擾，除了特殊需要之外，應(yīng)盡可能縮短印制線的長(zhǎng)度和采用慢速電路。必要時(shí)可加終端匹配。終端匹配方法比較多，常見(jiàn)終端匹配方法見(jiàn)圖 3 所示。 根據(jù)經(jīng)驗(yàn)，對(duì)一般速度較快的 TTL 電路，其印制線條長(zhǎng)于 10cm 以上時(shí)就應(yīng)采用終端匹配措施。匹配電阻的阻值應(yīng)根據(jù)集成電路的輸出驅(qū)動(dòng)電流及吸收電流的最大值來(lái)決定。時(shí)鐘信號(hào)較多采用串聯(lián)匹配，見(jiàn)圖 4 所示。 保護(hù)與分流線路： 在時(shí)鐘電路中，局部去耦電容對(duì)于減少沿著電源干線的噪聲圖 2： PCB地線分割 圖 4：時(shí)鐘信號(hào)的匹配 圖 3：常用終端匹配方法 傳播有著非常重要的作用。但是時(shí)鐘線同樣需要保護(hù)以免受其他電磁干擾源的干擾，否則，受擾時(shí)鐘信號(hào)將在電路的其他地方引起問(wèn)題。 設(shè)置分流和保護(hù)線路是對(duì)關(guān)鍵信號(hào)（比如：對(duì)在一個(gè)充滿噪聲的環(huán)境中的系統(tǒng)時(shí)鐘信號(hào)）進(jìn)行隔離和保護(hù)的非常有效的方法。 PCB 內(nèi)的分流或者保護(hù)線路是沿著關(guān)鍵信號(hào)的線路兩邊布放隔離保護(hù)線。保護(hù)線路不僅隔離了由其他信號(hào)線上產(chǎn)生的耦合磁通，而且也將關(guān)鍵信號(hào)從與其他信號(hào)線的耦合中隔離開(kāi)來(lái)。 分流線路和保護(hù)線路之間的不同之處在于分流線路不必兩端端接（與地連接），但是保護(hù)線路的兩端都必須連接到地。為了進(jìn)一步的減少耦合，多層 PCB 中的保護(hù)線路可以每隔一段就加上到地的通路。 局部電源和 IC 間的去耦： 在直流電源回路中，負(fù)載的變化會(huì)引起電源噪聲。例如在數(shù)字電路中，當(dāng)電路從一個(gè)狀態(tài)轉(zhuǎn)換為另一種狀態(tài)時(shí)，就會(huì)在電源線上產(chǎn)生一個(gè)很大的尖峰電流，形成 瞬變的噪聲電壓。局部去耦能夠減少沿著電源干線的噪聲傳播。連接著電源輸入口與 PCB之間的大容量旁路電容起著一個(gè)低頻騷擾濾波器的作用，同時(shí)作為一個(gè)電能貯存器以滿足突發(fā)的功率需求。此外，在每個(gè) IC 的電源和地之間都應(yīng)當(dāng)有去耦電容，這些去耦電容應(yīng)該盡可能的接近 IC 引腳，這將有助于濾除 IC 的開(kāi)關(guān)噪聲。 配置去耦電容可以抑制因負(fù)載變化而產(chǎn)生的噪聲，是印制線路板的可靠性設(shè)計(jì)的一種常規(guī)做法，配置原則如下： (1) 電源輸入端跨接 10~100μF的電解電容器。如有可能，接100μF以上的更好。 (2) 原則上每個(gè)集成電路芯片都 應(yīng)布置一個(gè) ，如遇印制板空隙不夠，可每 4~8 個(gè)芯片布置一個(gè) 1~10μF的鉭電容。這種器件的高頻阻抗特別小，在 500kHz～ 20MHz 范圍內(nèi)阻抗小于 1Ω，而且漏電流很小（ ）。最好不用
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1