【正文】 操作； 2． 熟悉教學(xué)實(shí)驗(yàn)箱的使用； 3． 設(shè)計(jì)一個(gè)3/8 譯碼器； 4． 初步掌握vhdl語言和原理圖的設(shè)計(jì)輸入，編譯，仿真和調(diào)試過程；二． 實(shí)驗(yàn)說明.本次實(shí)驗(yàn)要求應(yīng)用vhdl語言實(shí)現(xiàn)一個(gè)3/8 譯碼器。3/8 譯碼器的邏輯功能如下：本實(shí)驗(yàn)要求使用vhdl語言描述3/8譯碼器，并在實(shí)驗(yàn)平臺上面實(shí)現(xiàn)這個(gè)譯碼器。描述的時(shí)候要注意vhdl語言的結(jié)構(gòu)和語法，并熟悉quartusⅱ的文本編輯器的使用方法。嘗試使用不同的vhdl語言描述語句實(shí)現(xiàn)3/8譯碼器，并查看其rtl結(jié)構(gòu)區(qū)別，理解不同描述方法對綜合結(jié)果的影響。將程序下載到實(shí)驗(yàn)箱上分別用按鍵和led作為輸入和輸出對結(jié)果進(jìn)行驗(yàn)證，進(jìn)一步熟悉所用eda實(shí)驗(yàn)箱系統(tǒng)。所用器件eda實(shí)驗(yàn)箱、ep1k10tc1003器件。三 ． 實(shí)驗(yàn)步驟按照教學(xué)課件《quartus ii 使用方法》，學(xué)習(xí)quartusⅱ 軟件的使用方法： 1．在windows 界面雙擊quartusⅱ 圖標(biāo)進(jìn)入quartusⅱ環(huán)境； 2．單擊file 菜單下的new project wizard: introduction 按照向?qū)Ю锩娴慕榻B新建一個(gè)工程并把它保存到自己的路徑下面。）3．單擊file 菜單下的new，選擇vhdl file，后單擊ok，（*.bdf）的文本（原理圖）文件。此vhd文件名必須與設(shè)計(jì)實(shí)體名相同。另外，如果已經(jīng)有設(shè)計(jì)文件存在，可以按file 菜單里面的open 來選擇你的文件。，編譯。； 。單擊 file 菜單下的 new，選擇 vector waveformfile，單擊 ok，創(chuàng)建一個(gè)后綴名為*.vwf 的仿真波形文件，按照課件上的方法編輯輸入波形，保存，進(jìn)行仿真，驗(yàn)證仿真結(jié)果是否正確； ，重新編譯； ，使用 led 進(jìn)行顯示； ，觀察實(shí)驗(yàn)結(jié)果并記錄；四． 實(shí)驗(yàn)要求1．用vhdl語言編寫3/8譯碼器； 2．編寫3/8譯碼器模塊的源程序； 3．在quartusii平臺上仿真； 4．在實(shí)驗(yàn)板上面實(shí)現(xiàn)這個(gè)3/8譯碼器。五、ｖｈｄｌ源程序： library ieee。use 。entity deco3to8 is port(s:in std_logic_vector(2 downto 0)。輸入端3個(gè)端口 y:out std_logic_vector(7 downto 0))。輸出端7個(gè)端口 end entity。architecture behave of deco3to8 is begin with s select y通過在實(shí)驗(yàn)板上的操作，可以看到當(dāng)改變s2，s1，s0的值時(shí)，對應(yīng)的led燈會(huì)亮。心得體會(huì)在本次實(shí)驗(yàn)中我學(xué)會(huì)了用vhdl語言編寫簡單的程序，檢查程序的錯(cuò)誤，如何仿真程序以及如何用實(shí)驗(yàn)箱觀察實(shí)驗(yàn)結(jié)果。在本次實(shí)驗(yàn)中我覺得軟件應(yīng)用仿真比較簡單，只是實(shí)驗(yàn)箱不好用，找了好幾個(gè)才找到一個(gè)能用的實(shí)驗(yàn)箱，浪費(fèi)了好多時(shí)間。在以后的實(shí)習(xí)中一定要先找好好用的實(shí)驗(yàn)箱。實(shí)驗(yàn)二 bcd 七段顯示譯碼器實(shí)驗(yàn)一． 實(shí)驗(yàn)?zāi)康?．了解和熟悉組合邏輯電路的設(shè)計(jì)方法和特點(diǎn)； ； 3．設(shè)計(jì)一個(gè)bcd七段顯示的譯碼器，并在實(shí)驗(yàn)箱上面實(shí)現(xiàn)你的譯碼器。二． 實(shí)驗(yàn)說明 led數(shù)碼顯示器是數(shù)字系統(tǒng)實(shí)驗(yàn)里面經(jīng)常使用的一種顯示器件，因?yàn)樗?jīng)常顯 示的是十進(jìn)制或十六進(jìn)制的數(shù)，所以我們就要對實(shí)驗(yàn)里面所用到的二進(jìn)制數(shù)進(jìn)行譯碼，將它們轉(zhuǎn)換成十進(jìn)制的或是十六進(jìn)制的數(shù)。led數(shù)碼顯示器分為共陰和共陽兩種，本實(shí)驗(yàn)使用的是共陰的連接，高電平有效。輸入信號為d0，d1，d2，d3，相應(yīng)的輸出8段為a、b、c、d、e、f、g、dp。它們的關(guān)系表格如下：下圖為譯碼器邏輯圖，請按圖進(jìn)行連線。篇五：eda實(shí)訓(xùn)報(bào)告課程名稱 ：指導(dǎo)教師 ： 曹老師班 級 ： 10電子1班姓 名 ： 余振日 期 ： 8路彩燈控制器一：實(shí)訓(xùn)題目************************ 二：實(shí)訓(xùn)內(nèi)容************************ 三：實(shí)訓(xùn)目的************************ 四：實(shí)訓(xùn)過程************************ 五：實(shí)訓(xùn)環(huán)境************************ 六：實(shí)訓(xùn)總結(jié)************************ 下面就從這幾個(gè)方面進(jìn)行論述：?。簩?shí)訓(xùn)項(xiàng)目 ：8路彩燈控制器的設(shè)計(jì)。ⅱ：實(shí)訓(xùn)內(nèi)容：兩種節(jié)拍交替運(yùn)行。演示花型3種：(1)從左向右順次序亮，全亮后逆次序漸滅；(2)從中間到兩邊對稱地漸亮，全亮后仍由中間向兩邊滅；(3)8路燈分兩半，從左向右順次漸亮，全亮后則全滅。ⅲ：實(shí)訓(xùn)目的：熟練掌握模擬電路、數(shù)字邏輯電路的設(shè)計(jì)、分析、仿真及調(diào)試的方法。掌握使用eda（電子設(shè)計(jì)自動(dòng)化）工具設(shè)計(jì)模擬電路、數(shù)字電路的方法，了解系統(tǒng)設(shè)計(jì)的全過程。熟練掌握multisim 2001軟件的基本操作及繪制原理圖和進(jìn)行電路仿真的一般方法通過對系統(tǒng)電路設(shè)計(jì)與制作，進(jìn)一步鞏固所學(xué)的理論知識，提高分析問題和解決問題的能力。通過此次實(shí)訓(xùn)，引導(dǎo)學(xué)生提高和培養(yǎng)自身創(chuàng)新能力，為后續(xù)課程的學(xué)習(xí)，畢業(yè)設(shè)計(jì)制作以及畢業(yè)后的工作打下堅(jiān)實(shí)的基礎(chǔ)。ⅳ：實(shí)訓(xùn)過程1． 設(shè)計(jì)方案：總體方案設(shè)計(jì)如上圖，其中振蕩器產(chǎn)生一個(gè)時(shí)鐘信號，然后控制器由這個(gè)時(shí)鐘信號觸發(fā)而產(chǎn)生已如“10000000”等的序列信號，信號通過二級管就可以控制燈的亮暗了。序列信號規(guī)律的不同便會(huì)產(chǎn)生不同的花型。彩燈控制器是以高低電平來控制彩燈的亮與滅。如果以某種節(jié)拍按一定規(guī)律改變彩燈的輸入電平值，控制才等的亮與滅，即可以按預(yù)定規(guī)則就顯示一定的花型。因此彩燈控制電路需要一個(gè)能夠按一定規(guī)律輸出不同高低電平編碼信號的編碼發(fā)生器，同時(shí)還需要編碼發(fā)生器所要求的時(shí)序信號和控制信號。綜上所述，彩燈控制器應(yīng)該由定時(shí)電路、控制電路、編碼發(fā)生器電路以及驅(qū)動(dòng)電路組成。： 74ls194具有雙向移位，并行輸入/輸出，保持?jǐn)?shù)據(jù)和請您功能，其中s1,s0為工作方式控制端，sl/sr為左移/右移數(shù)據(jù)輸入端，,為并行數(shù)據(jù)輸入端，q0q3依次為由低位到高位的4位輸出端，當(dāng)cr非等于零時(shí)，清零，無論其他輸入如何，寄存器清零，由4 中工作方式：當(dāng)cr非等于1時(shí)，s1=s2=0，且cp為低電平，保持功能q0q3保持不變，且與cp,sr,sl信號無關(guān)。s1==1(cp為高電平)有一功能，從sr端串入數(shù)據(jù)給q0，然后按q0q1q2q3依次右移。s1=1,s0=0(cp為高電平)左移功能，從sl端線串入數(shù)據(jù)給q3，然后按q3q2q1q0依次左移。s1=s0=1(cp為高電平),并行輸入功能，一片74ls194，只能寄存4為數(shù)據(jù)，而這個(gè)實(shí)驗(yàn)是8 路彩燈，那么就需要用量片或多篇74ls194級聯(lián)策劃了個(gè)多位寄存器，由于74ls194功能齊全，在實(shí)際中得到廣泛應(yīng)用，該寄存器在工作控制端的作用下，能實(shí)現(xiàn)穿行輸入并行輸出的轉(zhuǎn)換，當(dāng)s0s1=，分別執(zhí)行保持，右移，左移，并行輸入操作，右移時(shí)，串行信號從地4位片的sr輸入，左移時(shí)，串行信號從高4位片的sl輸入。第二篇：EDA實(shí)訓(xùn)報(bào)告《EDA技術(shù)及其應(yīng)用》實(shí) 訓(xùn) 報(bào) 告班 級 08級電子信息工程技術(shù)2班 姓 名 學(xué) 號指導(dǎo)教師2010年 5 月 26 日 鄭州信息科技職業(yè)學(xué)院 機(jī)械電子工程系目錄一、實(shí)訓(xùn)名稱????????????????3二、實(shí)訓(xùn)目的????????????????3三、實(shí)訓(xùn)器材、場地?????????????3四、設(shè)計(jì)思想????????????????3五、設(shè)計(jì)任務(wù)與要求、設(shè)計(jì)源程序與模塊????3設(shè)計(jì)任務(wù)????????????????3 設(shè)計(jì)要求????????????????4 設(shè)計(jì)源程序及生成模塊??????????4 模塊連接????????????????14 引腳綁定????????????????15六、實(shí)訓(xùn)方法????????????????16七、實(shí)訓(xùn)心得體會(huì)??????????????16一、實(shí)訓(xùn)名稱：百年歷的設(shè)計(jì)與制作二、實(shí)訓(xùn)目的：掌握VHDL設(shè)計(jì)數(shù)字系統(tǒng)