【正文】 ....... 28 參考文獻(xiàn) ........................................................................................................................ 29 致謝 ..................................................................................................... 錯(cuò)誤 !未定義書簽。 附錄 ............................................................................................................................... 30 山東大學(xué)威海分校畢業(yè)設(shè)計(jì)（論文） 1 第 1 章 緒論 背景 隨著數(shù)字通信和工業(yè)控制領(lǐng)域的高速發(fā)展，超大規(guī)模集成電路的集成度和工藝水平不斷提高，要求專用集成電路 (ASIC)的功能越來(lái)越強(qiáng)，功耗越來(lái)越低，生產(chǎn)周期越來(lái)越短，這些都對(duì)芯片設(shè)計(jì)提出了巨大的挑戰(zhàn)，傳統(tǒng)的芯片設(shè)計(jì)方法已經(jīng)不能適應(yīng)復(fù)雜的應(yīng)用需求了，將整個(gè)應(yīng)用電子系統(tǒng)集成在一個(gè)芯片中 (SOC)， 已成為現(xiàn)代電子系統(tǒng)設(shè)計(jì)的趨勢(shì)。簡(jiǎn)單來(lái)說(shuō)， SOC是一種將多個(gè)獨(dú)立的 VLSI設(shè)計(jì)拼合在一起，來(lái)形成某一應(yīng)用所需的全部功能的集成電路，以其高集成度、低功耗等優(yōu)點(diǎn)越來(lái)越受歡迎 [1]。 中國(guó)的電子信息產(chǎn)業(yè)現(xiàn)在增長(zhǎng)迅速，主要集中在移動(dòng)通信設(shè)備、數(shù)據(jù)通信設(shè)備、計(jì)算機(jī)及消費(fèi)產(chǎn)品領(lǐng)域?？紤]到我國(guó)電子信息市場(chǎng)的特殊性，即巨大的移動(dòng)通信和數(shù)字家 電市場(chǎng)的核心芯片主要依賴進(jìn)口的狀況。巨大的市場(chǎng)的需求決定了開發(fā) SOC的必要性，現(xiàn)在數(shù)字家電的片上系統(tǒng)研究己經(jīng)成為研究的熱點(diǎn)之一。研究 SOC的設(shè)計(jì)方法和驗(yàn)證方法具有很大的現(xiàn)實(shí)意義 [23]。其中 CPU是 SOC的重要組成部分，可以完成簡(jiǎn)單的數(shù)據(jù)處理，內(nèi)存的調(diào)度，中斷處理等操作。隨著百萬(wàn)門級(jí)的 FPGA芯片、功能復(fù)雜的 IP核、可重構(gòu)的嵌入式處理器核以及各種強(qiáng)大 EDA的開發(fā)工具的迅速發(fā)展，使得設(shè)計(jì)者在 EDA工具的幫助下完成整個(gè)系統(tǒng)從行為算法級(jí)到物理結(jié)構(gòu)級(jí)的全部設(shè)計(jì)，并最終將一個(gè)電子系統(tǒng)集成到一片 FPGA中，即SOPC?？梢?， SOPC是基于 FPGA解決方案的 SOC，是 SOC發(fā)展的新階段。 微處理器的概況 微處理器是計(jì)算機(jī)系統(tǒng)中非常之重要的核心組成部分，它用來(lái)控制計(jì)算機(jī)的各種操作過(guò)程，通常也被稱為 CPU，即中央處理器。隨著科學(xué)技術(shù)的迅速發(fā)展，微處理器的發(fā)展也是非常迅速，它的處理能力已經(jīng)由過(guò)去的 4位發(fā)展到現(xiàn)在的 64位，運(yùn)算能力和處理能力大大提高，應(yīng)用領(lǐng)域也從計(jì)算機(jī)系統(tǒng)擴(kuò)展到各個(gè)相關(guān)領(lǐng)域，例如通信、航天和工業(yè)控制等。通常，微處理器按照處理能力可以劃分為 4位、 8位、 16位、 32位和 64位微處理器，它的處理能力是逐步提高的 。但是，在微控制器的發(fā)展過(guò)程中， 8位機(jī)始終是嵌入式低端應(yīng)用的主要機(jī)型 [4]。 現(xiàn)今市場(chǎng)上流行的典型的 8位微控制器，可以在各種 FPGA上實(shí)現(xiàn)，設(shè)計(jì)靈活方便而且易于進(jìn)行功能擴(kuò)展。因此研究 8位 CPU內(nèi)核具有廣泛的現(xiàn)實(shí)意義 ,由于其具有較高的處理性能和較少的資源占用，故具有更加廣泛的應(yīng)用前景。 課題研究方法及技術(shù)背景 研究方法 本課題使用硬件描述語(yǔ)言 VHDL采用自頂向下的設(shè)計(jì)方法設(shè)計(jì)一個(gè)滿足要求山東大學(xué)威海分校畢業(yè)設(shè)計(jì)（論文） 2 的 8位 CPU內(nèi)核及外部接口，使 用 EDA軟件 QUARTUSII軟件完 成編碼、仿真驗(yàn)證。自頂向下的設(shè)計(jì)方法就 是設(shè)計(jì)者首先從整體上規(guī)劃整個(gè)系統(tǒng)的功能和性能，然后利用功能分割手段對(duì)系統(tǒng)進(jìn)行劃分，分解為規(guī)模較小、功能較簡(jiǎn)單的局部模塊，并確立它們之間的相互關(guān)系，將設(shè)計(jì)由上至下進(jìn)行層次化和模塊化，即分層次、分模塊地對(duì)電子系統(tǒng)進(jìn)行設(shè)計(jì)和仿真。不難看出，采用自頂向下的設(shè)計(jì)方法實(shí)際上就是基于芯片的系統(tǒng)設(shè)計(jì)方法，這種方法有助于在設(shè)計(jì)早期發(fā)現(xiàn)結(jié)構(gòu)設(shè)計(jì)中的錯(cuò)誤，提高設(shè)計(jì)成功率。 技術(shù)背景 1. 硬件描述語(yǔ)言 VHDL 如今，大多數(shù)的 EDA工具都采用 VHDL作為主要的硬件描述語(yǔ)言，這主要源于 VHDL強(qiáng)大的自身功能和特點(diǎn) ,下面介紹 一下 VHDL的優(yōu)點(diǎn)。 （ 1） 具有強(qiáng)大的描述能力 VHDL既可以描述系統(tǒng)級(jí)電路，也可以描述門電路；既可以采用行為描述、寄存器描述或者結(jié)構(gòu)描述，可以方便地建立電子系統(tǒng)模型。 （ 2） 具有共享與復(fù)用能力 VHDL采用基于庫(kù)的設(shè)計(jì)方法，從而大大減少了工作量，縮短了開發(fā)周期。 （ 3） 具有獨(dú)立于器件和工藝設(shè)計(jì)的能力 VHDL獨(dú)立于器件的特點(diǎn)可以使設(shè)計(jì)人員集中精力來(lái)進(jìn)行電子系統(tǒng)的設(shè)計(jì)和性能優(yōu)化，而不需要考慮其他問(wèn)題。 （ 4） 具有良好的可移植能力 。 VHDL的可移植性源于它是一種標(biāo)準(zhǔn)化得硬件語(yǔ)言，因此同一個(gè)設(shè)計(jì)描述可以被不同的工具所支持。 （ 5） 具有向 ASIC移植的能力 。 2. CISC指令集和 RISC指令集 CISC 是一種為了便于編程和提高內(nèi)存訪問(wèn)效率的芯片設(shè)計(jì)體系。早期的計(jì)算機(jī)使用匯編語(yǔ)言編程，由于內(nèi)存速度慢且價(jià)格昂貴，使得 CISC 體系得到了用武之地。它的設(shè)計(jì)目的是要用最少的機(jī)器語(yǔ)言指令來(lái)完成所需的計(jì)算任務(wù)。后來(lái) 功能需求越來(lái)越豐富，因此越來(lái)越多的復(fù)雜指令被加入到指令系統(tǒng)中，但是還必須保持著前向的兼容性。內(nèi)容的不斷擴(kuò)充和兼容性的考慮，導(dǎo)致龐大的 CISC 指令系統(tǒng)形成了。在 20 世紀(jì) 90 年代中期之前，大多數(shù)的微處理器都采用 CISC 體系 包括 Intel 的 80x86 和 Motorola 的 6sK 系列等 [6]。 CISC 體系結(jié)構(gòu)幾乎沒有考慮流水線的因素，使得指令執(zhí)行起來(lái)耗時(shí)而且尋址復(fù)雜。 1975 年， IBM 的設(shè)計(jì)師提出了一種新的體系結(jié)構(gòu)和指令集設(shè)計(jì)方案，這就是 RISC 體系結(jié)構(gòu)。典型的 RISC 處理器具有以下特點(diǎn)： （ 1） 指令功能簡(jiǎn)單，各指令的復(fù)雜度分布均衡，有利于形成流水線； （ 2） 控制電路簡(jiǎn)單，多采用硬連線方式來(lái)實(shí)現(xiàn)。因?yàn)椴恍枰~外的存取微程序存儲(chǔ)器來(lái)完成指令的執(zhí)行，因此可以直接使用硬連線方式來(lái)設(shè)計(jì)； （ 3） 指令定長(zhǎng)，指令格式簡(jiǎn)單，指令編碼固定。這樣字段固定，使操作碼得譯碼與操作數(shù)的存取可以同 時(shí)執(zhí)行，使得控制單元的設(shè)計(jì)簡(jiǎn)單化； （ 4） ALU 指令和訪存指令分開，并且訪存種類很少。 （ 5） 以寄存器對(duì)寄存器的運(yùn)算為主。寄存器對(duì) 寄存器的運(yùn)算有助于減少對(duì)存儲(chǔ)器的訪問(wèn)次數(shù)，提高數(shù)據(jù)的存取速度 [78]。 山東大學(xué)威海分校畢業(yè)設(shè)計(jì)（論文） 3 課題 工作內(nèi)容 本文一共分為七章。各章節(jié)內(nèi)容安排如下 : 第一章 緒論。 第二章 微處理器的體系結(jié)構(gòu)。研究了 CPU的整體設(shè)計(jì)，指令系統(tǒng)和時(shí)序分析以及流水線的實(shí)現(xiàn)。 第三章 CPU 數(shù)據(jù)通路設(shè)計(jì)。詳細(xì)介紹了通路模塊中的程序計(jì)數(shù)器、指令寄存器、程序存儲(chǔ)器等的具體設(shè)計(jì)和功能實(shí)現(xiàn)。 第四章 CPU 控制單元的設(shè)計(jì)。詳細(xì)介紹了控制單元中的控制器和狀態(tài)機(jī)的設(shè)計(jì)和 功能實(shí)現(xiàn)。 第五章 CPU 的仿真驗(yàn)證。驗(yàn)證 CPU 的部分功能。 第六章 總結(jié)和展望。 山東大學(xué)威海分校畢業(yè)設(shè)計(jì)（論文） 4 第二章 微處理器體系結(jié)構(gòu) CPU 的功能和構(gòu)成 CPU 是計(jì)算機(jī)的核心組成部分。計(jì)算機(jī)進(jìn)行信息處理可分為以下兩個(gè)步驟 [9]。 （ 1） 將數(shù)據(jù)和程序（即指令序列）輸入到計(jì)算機(jī)的存儲(chǔ)器中； （ 2） 從第一條指令的地址開始執(zhí)行該程序，得到所需的結(jié)果，結(jié)束運(yùn)行。 CPU 的作用是協(xié)調(diào)和控制計(jì)算機(jī)的各個(gè)部件，并執(zhí)行程序的指令序列，使其有條不紊的進(jìn)行，因此必須具備以下基本功能 : 取指令：當(dāng)程序已在存儲(chǔ)器中時(shí)， 首先根據(jù)程序入口地址取出一條程序， 為此要發(fā)出指令的地址及相關(guān)的控制信號(hào) 。 分析指令：即指令譯碼，既對(duì)當(dāng)前所取的指令進(jìn)行分析，指出它要求什么 操作，并產(chǎn)生相應(yīng)的操作所需要的控制命令 。 執(zhí)行指令：根據(jù)分析指令時(shí)產(chǎn)生的“操作命令”形成相應(yīng)的操作控制序列， 通過(guò)運(yùn)算器、存儲(chǔ)器及輸入輸出的執(zhí)行，實(shí)現(xiàn)每條指令的功能，其中包括對(duì)運(yùn)算結(jié)果的處理及下條指令地址的形成。 將 CPU 的功能進(jìn)一步細(xì)化，可以概括如下。 （ 1） 能對(duì)指令進(jìn)行譯碼并執(zhí)行規(guī)定動(dòng)作； （ 2） 可以進(jìn)行算術(shù)和邏輯運(yùn)算； （ 3） 能與存儲(chǔ)器和外設(shè)交換數(shù)據(jù)； （ 4） 提供整個(gè)系統(tǒng)所需的控制。 盡管各種 CPU 的性能指標(biāo)和結(jié)構(gòu)細(xì)節(jié)各不相同，但它們所能完成的基本功能相同，簡(jiǎn)化 CPU 內(nèi)部結(jié)構(gòu)如圖 21 所示。 圖 21 簡(jiǎn)化 CPU 內(nèi)部結(jié)構(gòu) 山東大學(xué)威海分校畢業(yè)設(shè)計(jì)（論文） 5 指令系統(tǒng)分析 指令系統(tǒng)結(jié)構(gòu)是微處理器體系結(jié)構(gòu)的一個(gè)重要部分，是微處理器設(shè)計(jì)的基礎(chǔ)。指令格式、尋址方式和指令系統(tǒng)是指令系統(tǒng)結(jié)構(gòu)的重要方面。目前主流 CPU指令可以分為 RISC 和 CISC，由上節(jié)介紹可知， RISC 微處理器指令系統(tǒng)的指令種類少而經(jīng)，尋址方式簡(jiǎn)單，指令格式固定，所以本次設(shè)計(jì)采用 RISC 指令系統(tǒng) RISC 與總線結(jié)構(gòu) 早期的計(jì)算機(jī)一般都采用 馮 .諾依曼 （ Von Neumann） 結(jié)構(gòu)， CISC 架構(gòu)的微處理器常采用這種結(jié)構(gòu)。 它是在同一個(gè)存儲(chǔ)空間取指令和數(shù)據(jù)， 采用單地址總線結(jié)構(gòu)，即程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器共用一條地址總線 ，限制了工作帶寬，使得控制電路復(fù)雜，功耗較大 [1011]。結(jié)構(gòu)見圖 22 所示： 圖 22 馮 .諾依曼結(jié)構(gòu)圖 這種結(jié)構(gòu)有兩個(gè)明顯的缺點(diǎn)： （ 1） CPU 中控制器和運(yùn)算器的速度必須與存儲(chǔ)器的速度相匹配； （ 2） 指令和數(shù)據(jù)的流動(dòng)都通過(guò)同一條總線，使指令和數(shù)據(jù)的獨(dú)立性消弱； 目前， RISC 架構(gòu)的微處理器都采用哈佛結(jié)構(gòu)，這種結(jié)構(gòu)具有分離地址總線的兩 個(gè)存儲(chǔ)器，其中一個(gè)放程序，另一個(gè)放數(shù)據(jù)，其指令和數(shù)據(jù)空間完全分開，可以同時(shí)訪問(wèn)，且一次讀出，簡(jiǎn)化控制電路，提高數(shù)據(jù)的吞吐率 [12]。結(jié)構(gòu)如圖 23 所示。 圖 23 哈佛結(jié)構(gòu)圖 山東大學(xué)威海分校畢業(yè)設(shè)計(jì)（論文） 6 這種結(jié)構(gòu)的優(yōu)點(diǎn)是： （ 1） 允許數(shù)據(jù)從程序存儲(chǔ)器傳遞到 SRAM，該功能也允許從程序存儲(chǔ)器 中讀取數(shù)據(jù)表。這對(duì)現(xiàn)代微控制器應(yīng)用十分重要，因?yàn)闉榱耸沟綦? 后數(shù)據(jù)表不丟失，就要將它放在程序存儲(chǔ)器中， RISC 架構(gòu)很好地解 決了這個(gè)問(wèn)題。 （ 2） 讀取指 令和存儲(chǔ)器數(shù)據(jù)交換可以在多步流水線中同時(shí)進(jìn)行，這在馮 . 諾依曼單地址總線結(jié)構(gòu)中很難實(shí)現(xiàn)。 基于以上兩種體系結(jié)構(gòu)特點(diǎn)的比較，本文設(shè)計(jì)的微處理器器采用了哈佛結(jié)構(gòu)的體系結(jié)構(gòu)。首先，哈佛結(jié)構(gòu)的指令總線和數(shù)據(jù)總線分開，可以使用不同位寬的指令和數(shù)據(jù)， 還有一個(gè)最大好處就是可以預(yù)取指令，這樣對(duì)流水線是很有用的。其次，該微處理器實(shí)現(xiàn)了兩級(jí)指令流水線，采用哈佛結(jié)構(gòu)可使流水實(shí)現(xiàn)的難度大為降低，在采用流水線后，能夠有效地提高指令的執(zhí)行速度。再次，該微處理器采用了硬布線邏輯代替微程序控制的方法，提高了指令的執(zhí)行速度和效 率。 指令系統(tǒng) 本文設(shè)計(jì)的微控制器采用兩級(jí)流水 線 、指令長(zhǎng)固定、指令密度適中、控制單元簡(jiǎn)單的類似 RISC指令集，本文自定義指令集，該指令集僅有 20條指令，尋址方式簡(jiǎn)單。每條指令的字長(zhǎng)都是 16位，包含足夠的信息：指令操作碼，源操作數(shù)地址，目的操作數(shù)地址，立即數(shù) [1314]。 指令集 表 1 是本文所涉及的 CPU 所有指令的一個(gè)集合 指令名稱 指令操作 影響標(biāo)志位 周期 算術(shù)與邏輯類指令 ADD R1， R2 Add Two Register C 1 SUB R1， R2 Sub Two Register Z 1 AND R1， R2 And Two Register Z 1 OR R1， R2 Or Two Register Z 1 位操作指令 LSL R1 Logical Shift Left None 1 LSR R1 Logical Shift Right None 1 數(shù)據(jù)傳送類指令 MOV R1， II Move Between Register None 1 LD R1 Load Immediate from Register None 1 SD R1 Store Result to Register None 1 停機(jī)指令 SLEEP Sleep(Wait for ) None Any 山東大學(xué)威海分校畢業(yè)設(shè)計(jì)（論文） 7 尋址方式 本文指令系統(tǒng)的尋址方式為下面兩種直接尋址方式： （ 1） 單一寄存器尋址。操作數(shù)在目的寄存器； （ 2） 雙寄存器尋址。操作數(shù)分別在目的寄存器和源操作寄存器中。 指令格式定義 正如以前所提到的， RISC 總是有固定長(zhǎng)度以便于譯碼。對(duì)設(shè)計(jì)的微處理，每個(gè)指令都是固定的 16 位長(zhǎng)