【正文】 輸入信號(hào)與振蕩器的輸出信號(hào)一致，或者相差恒定為常數(shù)。在過(guò)去，傳統(tǒng)的鎖相環(huán)各部分的零件都是由模擬電路來(lái)構(gòu)成，一般來(lái)說(shuō)包括鑒相器（ PD）、壓控振蕩器（ VCO）、環(huán)路濾波器（ LF）這三個(gè)基本環(huán)路部件 [1]。鎖相環(huán)最初的作用僅僅是用來(lái)提高電視接收機(jī)的行同步和幀同步， 6 從而提高它的抗干擾能力。在 20 世紀(jì)五十年代末由于太空空間技術(shù)的不斷發(fā)展 ,鎖相環(huán)開(kāi)始應(yīng)用于遙控和跟蹤宇宙中的大小飛行目標(biāo)。 到了 60 年代 初以后，數(shù)字通信系統(tǒng)的發(fā)展也越來(lái)越快，數(shù)字鎖相環(huán)也隨之出現(xiàn)，并以其獨(dú)特的優(yōu)點(diǎn)逐漸取代模擬鎖相環(huán)?？纱藭r(shí)的數(shù)字鎖相環(huán)中仍然有模擬的部件，性能也受到一定的影響。漸漸的，全數(shù)字鎖相環(huán)出現(xiàn)并逐步的發(fā)展起來(lái)了。全數(shù)字鎖相環(huán)將所有的環(huán)路部件全部數(shù)字化，主要由三個(gè)部件來(lái)構(gòu)成，分別是數(shù)字鑒相器、數(shù)字環(huán)路濾波器和數(shù)控振蕩器。由于模擬鎖相環(huán)存在著溫度漂移和易受電壓變化影響的缺點(diǎn)，全數(shù)字鎖相環(huán)的應(yīng)用越來(lái)越廣泛。它具備工作狀態(tài)穩(wěn)定，并且方便調(diào)節(jié)各種狀態(tài)等優(yōu)點(diǎn)，更重要的是，它的環(huán)路帶寬和中心頻率都可通過(guò)編程的方式來(lái)改變，可以更方便的 去構(gòu)建高階鎖相環(huán)。同時(shí)由于它本身的數(shù)字特性，使得如果將他應(yīng)用在數(shù)字系統(tǒng)中時(shí)，可以省略掉 A/D 和 D/A 轉(zhuǎn)換。 近些年來(lái)，隨著電子設(shè)計(jì)自動(dòng)化（ EDA）的迅猛發(fā)展，我們就可以很方便的使用VHDL 語(yǔ)言來(lái)設(shè)計(jì)和模擬全數(shù)字鎖相環(huán) 研究和發(fā)展 國(guó)外關(guān)于鎖相環(huán)的技術(shù)是很先進(jìn)的。從最開(kāi)始的用分離器件組成的鎖相環(huán)， 一種自動(dòng)變模全數(shù)字鎖相環(huán)的設(shè)計(jì) 到后來(lái)集成電路出現(xiàn)后誕生的集成鎖相環(huán)。從模擬鎖相環(huán)到數(shù)字鎖相環(huán)再到全數(shù)字鎖相環(huán)，還有后來(lái)的軟件鎖相環(huán)。如今，國(guó)外有關(guān)鎖相環(huán)的產(chǎn)品大體用的是 的供電電壓，工作頻率的范 圍是 100MHz 至 。 2020 年，美國(guó)國(guó)家半導(dǎo)體推出的 PLLAtnum 鎖相環(huán)芯片，操作頻率高達(dá) 3GHz 以上，適用于無(wú)線局域網(wǎng)， 508Hz 室內(nèi)無(wú)繩電話、移動(dòng)電話以及基站等應(yīng)用方案。 2020 又研發(fā)出了 LMX2351 芯片，當(dāng)時(shí)這款芯片是業(yè)界相位噪聲最低的鎖相環(huán)芯片。它的工作頻率是 765MHz 至 ,而且噪聲低于 160dB/Hz。應(yīng)用于通訊設(shè)備，無(wú)線收發(fā)系統(tǒng)，車輛電子系統(tǒng)以及測(cè)量?jī)x表。這款芯片采用的是當(dāng)時(shí)新出的 deltasigma 分?jǐn)?shù)環(huán)路，達(dá)到了 3G 基站 的要求，而且相位噪聲和寄生信號(hào)比較少，適合分離不同的信道，其效果遠(yuǎn)遠(yuǎn)優(yōu)于之前的 N 整數(shù)結(jié)構(gòu)。 卓聯(lián)半導(dǎo)體公司第一次推出了 ZL30461 鎖相環(huán)，應(yīng)用于網(wǎng)絡(luò)設(shè)備。這款鎖相環(huán)符合 OC12 光學(xué)載波 12 級(jí)的通信要求，所以它能夠應(yīng)用于一些邊沿設(shè)備的線路卡的設(shè)計(jì) [3]。 在中國(guó)，有關(guān)鎖相環(huán)的產(chǎn)品很少。這是由于國(guó)內(nèi)的很多企業(yè)都沒(méi)有真正掌握高性能鎖相環(huán)的核心技術(shù)。美國(guó)有個(gè) MOSSI 計(jì)劃，設(shè)計(jì)了一些高性能的鎖相環(huán)系列的產(chǎn)品，如放大器（用于光傳輸）、時(shí)鐘恢復(fù)電路、數(shù)據(jù)判決器，這些產(chǎn)品不但擁有自主知識(shí)產(chǎn)權(quán)，而 且都是功耗很小，集成度相當(dāng)高，工藝也十分先進(jìn)。 7 值得一提的是，我國(guó)東南大學(xué)的王志功教授也參與了 MOSSI 計(jì)劃，這將在一定程度上有利于國(guó)內(nèi)鎖相環(huán)技術(shù)的發(fā)展。第 24 研究所設(shè)計(jì)了我國(guó)的一款很高端的鎖相環(huán) SB3236,該鎖相環(huán)的工作頻率高達(dá) ，而且主要性能參數(shù)也達(dá)到了國(guó)際先進(jìn)的標(biāo)準(zhǔn)，所以使用 SB3236 的客戶也較多。此外，聯(lián)發(fā)科技（ MTK）研發(fā)過(guò)一款全數(shù)字鎖相環(huán)，用來(lái)小數(shù)分頻。為了抑制開(kāi)關(guān)噪聲，該鎖相環(huán)利用了“數(shù)字輔助技術(shù)”。 [6]為了精準(zhǔn)的檢測(cè)相位噪聲，該技術(shù)利用了數(shù)字時(shí)間轉(zhuǎn)換電路（ TDC）和基于數(shù)字電路的鑒頻鑒相器。由于 TDC 電路存在一定的死區(qū)，該技術(shù)還利用了 bangbang 鑒相器。 鎖相環(huán)技術(shù)已經(jīng)成為當(dāng)今科技領(lǐng)域不可或缺的一種技術(shù)。國(guó)外的 PLL 技術(shù)已經(jīng)比較成熟了，相比之下，國(guó)內(nèi)的 PLL 技術(shù)幾乎被國(guó)外壟斷，國(guó)內(nèi)很少有企業(yè)掌握高新能 PLL 技術(shù)。所以對(duì) ADPLL 深入研究有著很重要的意義。 目前，已有單片集成全數(shù)字鎖相環(huán)的商用產(chǎn)品，但作為某一個(gè)實(shí)際項(xiàng)目設(shè)計(jì)，需要的鎖相電路特性不盡相同，有些現(xiàn)成的產(chǎn)品，不是成本高、體積大、資源浪費(fèi)多，就是不能完全滿足設(shè)計(jì)性能的要求。根據(jù) 位移檢測(cè)的特點(diǎn)，采用高密度可編程邏輯器件，可根據(jù)實(shí)際要求，充分利用器件資源，同時(shí)把一些相關(guān)的數(shù)字電路組合在一起，不僅提高了系統(tǒng)的集成度和可靠性，降低了功耗，降低了成本，而且使電路性能得到明顯改善 [2]。 設(shè)計(jì)工具及設(shè)計(jì)語(yǔ)言 開(kāi)發(fā)工具為 MAX＋ plus II，設(shè)計(jì)語(yǔ)言為 VHDL， MAX＋ plus II 開(kāi)發(fā)工具是美國(guó) Altera 公司自行設(shè)計(jì)的一種 CAE軟件工具，其全稱為 Multiple Array Matrix and Programmable Logic User System。它具有原理圖輸入， 文本輸入（采用硬件描述語(yǔ)言）和波形圖輸入三種輸入手段，利用該工具所配備的編輯、編譯、仿真、綜合、芯片、編程等功能，將設(shè)計(jì)電路或電路描述程序變成基本的邏輯單元寫(xiě)入到可編程的芯片中（如 FPGA 芯片），做成 ASIC 芯片。目前 MAX＋ plus II是市場(chǎng)上使用最廣的開(kāi)發(fā)工具軟件之一，是一個(gè)功能強(qiáng)大、使用方便的設(shè)計(jì)工具。[7] VHDL 的英文全名是 VeryHighSpeed Integrated Circuit Hardware Description Language，誕生于 1982 年。 VHDL 主要用于描述數(shù)字 系統(tǒng)的結(jié)構(gòu)、行為、功能和接口。除了含有許多具有硬件特征的語(yǔ)句外， VHDL 的語(yǔ)言形式和描述風(fēng)格與句法十分類似于一般的計(jì)算機(jī)高級(jí)語(yǔ)言。 2 .全數(shù)字鎖相環(huán)的結(jié)構(gòu)與工作原理 全數(shù)字鎖相環(huán)的基本結(jié)構(gòu)框圖如圖 1 所示，由數(shù)字鑒相器、數(shù)字環(huán)路濾波器和數(shù)控振蕩器三部分組成。 相位誤差序列 相位校正序列 本地估算信號(hào) 輸入信號(hào) 鑒相器 數(shù)字環(huán)路濾波器 DCO 8 Mf0 fin fout CP1 Ud 進(jìn)位脈沖 借位脈沖 dec inc CP2 2Nf0 異或門(mén)鑒相器 加 /減脈沖控制器 除 H 計(jì)數(shù)器 除 N 計(jì)數(shù)器 可 逆 計(jì)數(shù)器 iout 圖 1 全數(shù)字鎖相環(huán)的基本結(jié)構(gòu)框圖 當(dāng)環(huán)路失鎖時(shí)，異或門(mén)鑒相器比較輸入信號(hào) (fin)和輸出信號(hào) (fout)之間的相位差異，并產(chǎn)生 K 變模可逆計(jì)數(shù)器的計(jì)數(shù)方向控制信號(hào) (dnup)； K 變模可逆計(jì)數(shù)器根據(jù)計(jì)數(shù)方向控制信號(hào) (dnup)調(diào)整計(jì)數(shù)值， dnup 為高進(jìn)行減計(jì)數(shù)，并當(dāng)計(jì)數(shù)值到達(dá) 0 時(shí)，輸出借位脈沖信號(hào) (borrow)；為低進(jìn)行加計(jì)數(shù)，并當(dāng)計(jì)數(shù)值達(dá)到預(yù)設(shè)的 K 模值時(shí)，輸出進(jìn)位脈沖信號(hào) (carry)；脈沖加減電路則根據(jù)進(jìn)位脈沖信號(hào) (carry)和借位脈沖信號(hào) (borrow)在電路輸出信號(hào) (idout)中進(jìn)行脈沖的增加和扣除操作，來(lái)調(diào)整輸出信號(hào)的頻率；重復(fù)上面的調(diào)整過(guò)程，當(dāng)環(huán)路進(jìn)入鎖定狀態(tài)時(shí)，異或門(mén)鑒相器的輸出 se 為一占空比 50%的方波，而 K 變?？赡嬗?jì)數(shù)器則周期性地產(chǎn)生進(jìn)位脈沖輸出 carry 和借位脈沖輸出 borrow，導(dǎo)致脈沖加減電路的輸 出 idout 周期性的加入和扣除半個(gè)脈沖。 這樣對(duì)于輸出的頻率沒(méi)有影響，也正是基于這種原理，可以把等概率出現(xiàn)的噪聲很容易的去掉。 圖 2為全數(shù)字鎖相環(huán)的設(shè)計(jì)框圖 圖 2 ADPLL設(shè)計(jì)框圖 其中數(shù)字鑒相器采用了異或門(mén)鑒相器；數(shù)字環(huán)路濾波器由變?？赡嬗?jì)數(shù)