【正文】 ....................... 13 DDS技術(shù) ........................................................................................................ 13 DDS 的介紹 ............................................................................................ 13 DDS 的原理 ........................................................................................ 13 基本 DDS構(gòu)成 ............................................................................ 15 FPGA 的介紹、工作原理、配置模式、優(yōu)勢等 ............................................. 16 FPGA 的介紹 ......................................................................................... 16 FPGA 工作原理 ..................................................................................... 16 FPGA 的優(yōu)勢 ......................................................................................... 17 FPGA 配置模式 ..................................................................................... 17 FPGA 的開發(fā)工具及其語言的介紹 .................................................................. 17 Quartus II 簡介 .................................................................................... 17 DSP Builder 介紹 ................................................................................. 19 SOPC 實(shí)驗(yàn)開發(fā)系統(tǒng) GW48SOPC+ ............................................................ 20 SOPC 開發(fā)板 ............................................................................................ 22 本章小結(jié) ........................................................................................................ 22 函數(shù)信號發(fā)生器 FPGA內(nèi)部的整體結(jié)構(gòu) ............................................................ 23 使用 MATLAB/DSP Builder完成的各模塊設(shè)計與仿真 ......................................... 23 DSP Builder 設(shè)計正弦信號發(fā)生器的步驟 .......................................... 23 3． 3 函數(shù)信號發(fā)生器的建模設(shè)計 ......................................................................... 26 仿真結(jié)果分析及硬件實(shí)現(xiàn) ............................................................................... 26 鍵盤實(shí)現(xiàn)的功能 .............................................................................................. 28 結(jié)論 ............................................................................................................... 28 謝 辭 ................................................................................................................... 29 參考文獻(xiàn) ................................................................................................................ 30 附 錄 一 ................................................................................................................. 31 ............................................................................................ 31 5 附錄二 綜合的總設(shè)計原理圖 ............................................................................... 42 6 第一章 緒論 1． 1 電子設(shè)計自動化（ EDA）發(fā)展概述 1． 1． 1 EDA 的基本概念 EDA 技術(shù)即電子設(shè)計自動化 （ Electronic Design Automation） 技術(shù)，以大規(guī)?？删幊踢壿嬈骷樵O(shè)計載體，以硬件描述語言為系統(tǒng)邏輯描述的主要表達(dá)方式，以計算機(jī)、大規(guī)?？删幊踢壿嬈骷?開發(fā)軟件及實(shí)驗(yàn)開發(fā)系統(tǒng)為設(shè)計工具，通過有關(guān)的開發(fā)軟件，自動完成用軟件的方式設(shè)計電子系統(tǒng)到硬件系統(tǒng)的一門技術(shù) [2]。 EDA 技術(shù)是一種實(shí)現(xiàn)電子系統(tǒng)或電子產(chǎn)品自動化設(shè)計的技術(shù)，與電子技術(shù)、微電子技術(shù)的發(fā)展密切相關(guān)。同時它吸收了計算機(jī)科學(xué)領(lǐng)域的大多數(shù)最新研究成果，以計算機(jī)作為基本工作平臺，利用計算機(jī)圖形學(xué)、拓?fù)溥壿媽W(xué)、計算數(shù)學(xué)以至人工智能學(xué)等多種計算機(jī)應(yīng)用學(xué)科的最新成果而開發(fā)出來的一整套電子CAD通用軟件工具，是一種幫助電子設(shè)計工程師從事電子組件產(chǎn)品和系統(tǒng)設(shè)計的綜合技術(shù)。EDA技術(shù)的出現(xiàn)，為電子系統(tǒng)設(shè)計帶來了一場革 命性的變化。沒有 EDA技術(shù)的支持，想要完成上述超大規(guī)模集成電路的設(shè)計制造是不可想象的。 1． 1． 2 EDA 技術(shù)的發(fā)展歷史 EDA 技術(shù)是伴隨著計算機(jī)、集成電路、電子系統(tǒng)的設(shè)計發(fā)展起來的?；仡櫧?30 年電子設(shè)計技術(shù)的發(fā)展歷程，將 EDA技術(shù)由淺到深分為 CAD階段、 CAE階段、 ESDA段這 3個階段。 (1)CAD階段。 20世紀(jì) 70年代，隨著中小規(guī)模集成電路的開發(fā)應(yīng)用，傳統(tǒng)的手工制圖設(shè)計印刷電路板和集成電路的方法已無法滿足設(shè)計精度和效率的要求，因此工程師們開始進(jìn)行二維平面圖形的計算機(jī)輔助設(shè)計，以便解脫繁雜、機(jī)械的版圖設(shè) 計工作，這就產(chǎn)生了第 1代 EDA 工具 — CAD（ 計算機(jī)輔助設(shè)計 ） 。這是 EDA發(fā)展的初級階段，其主要特征是利用計算機(jī)輔助進(jìn)行電路原理圖編輯， PCB布圖布線。它可以減少設(shè)計人員的繁瑣重復(fù)勞動，但自動化程度低，需要人工干預(yù)整個設(shè)計過程。這類專用軟件大多以微機(jī)為工作平臺，易于學(xué)用，設(shè)計中小規(guī)模電子系統(tǒng)可靠有效，現(xiàn)仍有很多這類專用軟件被廣泛應(yīng)用于工程設(shè)計。 (2)CAE階段。 20世紀(jì) 80年代，為適應(yīng)電子產(chǎn)品在規(guī)模和制作上的需要，應(yīng)運(yùn)出現(xiàn)了以計算機(jī)仿真和自動布線為核心技術(shù)的第 2代 EDA技術(shù)，即 CAE計算機(jī)輔助工程設(shè)計階段 。這一階段的主要特征是以邏輯摸擬、定時分析、故障仿真、自動布局布線為核心，重點(diǎn)解決電路設(shè)計的功能檢測等問題，使設(shè)計能在產(chǎn)品制作之前預(yù)知產(chǎn)品的功能與性能，已經(jīng)具備了自動布局布線、電路的邏輯仿真、電路分析和測試等功能，其作用已不僅僅是輔助設(shè)計，而且可以代替人進(jìn)行某種思維。與 CAD相比， CAE除了純粹的圖形繪制功能外，又增加了電路功能設(shè)計和結(jié)構(gòu)設(shè)計，并且通過電氣連接網(wǎng)絡(luò)表將兩者結(jié)合在一起，從而實(shí)現(xiàn)工程設(shè)計。 (3)ESDA階段。 20 世紀(jì) 90 年代，盡管 CAD/CAE 技術(shù)取得了巨大的成功，但并沒有把人從繁重的設(shè)計工作 中徹底解放出來。在整個設(shè)計過程中，自動化和智能化程度還不高，各種EDA軟件界面千差萬別，學(xué)習(xí)使用比較困難，并且互不兼容，直接影響到設(shè)計環(huán)節(jié)間的銜接?；谝陨喜蛔悖?EDA技術(shù)繼續(xù)發(fā)展，進(jìn)人了以支持高級語言描述、可進(jìn)行系統(tǒng)級仿真和綜合技術(shù)為特征的第 3 代 EDA 技術(shù) — ESDA 電子系統(tǒng)設(shè)計自動化階段。這一階段采用一種新的設(shè)計概念自頂而下 （ Top – Down） 的設(shè)計程式和并行工程 （ Concurrent Engineering） 的設(shè)計方法，設(shè)計者的精力主要集中在所要電子產(chǎn)品的準(zhǔn)確定義上， EDA系統(tǒng)去完成電子產(chǎn)品的系統(tǒng)級 至物理級的設(shè)計。 ESDA 極大地提高了系統(tǒng)設(shè)計的效率，使廣大的電子設(shè)計師開始實(shí) 7 現(xiàn) “ 概念驅(qū)動工程 ” 的夢想。設(shè)計師們擺脫了大量的輔助設(shè)計工作，而把精力集中于創(chuàng)造性的方案與概念構(gòu)思上，從而極大地提高了設(shè)計效率，使設(shè)計更復(fù)雜的電路和系統(tǒng)成為可能，產(chǎn)品的研制周期大大縮短 [3]。 1． 1． 3 EDA 技術(shù)的發(fā)展趨勢 EDA技術(shù)給電子系統(tǒng)設(shè)計帶來了革命性的變化，在仿真和設(shè)計兩方面支持標(biāo)準(zhǔn)硬件描述語言的功能強(qiáng)大的 EDA軟件不斷更新、增加，使電子 EDA技術(shù)得到了更大的發(fā)展。 電子技術(shù)將全方位納入 EDA領(lǐng)域， EDA使得電子領(lǐng)域各學(xué) 科的界限更加模糊，更加互為包容，突出表現(xiàn)在以下幾個方面。使電子設(shè)計成果以自主知識產(chǎn)權(quán)的方式得以明確表達(dá)和確認(rèn)成為可能； ② 基于 EDA工具的 ASIC設(shè)計標(biāo)準(zhǔn)單元已涵蓋大規(guī)模電子系統(tǒng)及 IP核模塊； ③軟硬件 IP 核在電子行業(yè)的產(chǎn)業(yè)領(lǐng)域、技術(shù)領(lǐng)域和設(shè)計應(yīng)用領(lǐng)域得到進(jìn)一步確認(rèn) 。 SOC 高效低成本設(shè)計技術(shù)的成熟。 隨著半導(dǎo)體技術(shù)、集成技術(shù)和計算機(jī)技術(shù)的迅猛發(fā)展，傳統(tǒng)的 “ 固定功能集成塊十連線 ”的設(shè)計方法正逐步地退出歷史舞臺，而基于芯片的設(shè)計方法正成為現(xiàn)代電子系統(tǒng)設(shè)計的主流。隨著 Intel公司 Pentium處理器的推出， Xilinx等公司幾十萬門規(guī)模的 FPGA的上市，以及大規(guī)模的芯片組和高速、高密度印刷電路板的應(yīng)用， EDA技術(shù)在仿真、時序分析、集成電路自動測試、高速印刷電路板設(shè)計及操作平臺的擴(kuò)展等方面都面臨著新的巨大的挑戰(zhàn)。這些問題實(shí)際上也是 EDA技術(shù)未來發(fā)展的趨勢。 1． 1． 4 EDA 技術(shù)的應(yīng)用現(xiàn)狀 現(xiàn)在 EDA技術(shù)發(fā)展迅猛，應(yīng)用比較廣泛，包括在機(jī)械、電子、通信、航空航天、化工、礦產(chǎn)、生物、醫(yī)學(xué)、軍事等各個領(lǐng)域都有 EDA的應(yīng)用。目前， EDA技術(shù)已在產(chǎn)品設(shè)計與制造、教學(xué)和科研部門廣泛使用，發(fā)揮著巨大的作用。 在產(chǎn)品設(shè)計與制造方面， EDA技術(shù)可實(shí)現(xiàn)前期的計算機(jī)仿真、系統(tǒng)級模擬及測試環(huán)境的仿真、 PCB的制作、電路板的焊接、 ASIC的設(shè)計等。 在教學(xué)方面，高校電子類專業(yè)的實(shí)踐教學(xué)中，幾乎所有理工科 （ 特別是電子信息 ） 類的高校都開設(shè)了 EDA課程。主要是讓學(xué)生了解 EDA的基本原理和基本概念，掌握描述系統(tǒng)邏輯的方法，使用 CPLD/FPGA器件進(jìn)行電子電路課程的模擬仿真實(shí)驗(yàn)，并在作畢業(yè)設(shè)計時從事簡單電子系統(tǒng)的設(shè)計，既使實(shí)驗(yàn)設(shè)備或設(shè)計出的電子系統(tǒng)具有高可靠性，又經(jīng)濟(jì)、快速，容易實(shí)現(xiàn)，修改便利，同時可大大提高學(xué)生的實(shí)踐動手能力、創(chuàng)新能力和計算機(jī)應(yīng)用能力， 為今后工作打下基礎(chǔ)。具有代表性的是全國每兩年舉辦一次大學(xué)生電子設(shè)計競賽活動。 在科研和新產(chǎn)品開發(fā)中， CPLD/FPGA可直接應(yīng)用于小批量產(chǎn)品的芯片或作為大批量產(chǎn)品的芯片前期開發(fā)。傳統(tǒng)機(jī)電產(chǎn)品的升級換代和技術(shù)改造， CPLD/FPGA的應(yīng)用可提高傳統(tǒng)產(chǎn)品的性能，縮小體積，提高技術(shù)含量和產(chǎn)品的附加值。它主要利用電路仿真工具 （ WB或 PSPICE, VLOL 等 ） 進(jìn)行電路設(shè)計與仿真；利用虛擬儀器進(jìn)行產(chǎn)品調(diào)試 ； 將 CPLD/FPGA 器件的開發(fā)應(yīng)用到儀器設(shè)備中。例如在 CDMA無線通信系統(tǒng)中，所有移動手機(jī)和無線基站都工作在相同 的頻譜，為區(qū)別不同的呼叫，每個手機(jī)有一個唯一的碼序列， CDMA 基站必須能判別這些不同觀點(diǎn)的碼序列才能分辨出不同的傳呼進(jìn)程；這一判別是通過匹配濾波器的輸出顯示在輸人數(shù)據(jù)流中探調(diào)到特定的碼序列； FPGA 能提供良好的濾