【正文】 ...................................................... 29 致 謝 .......................................................................................................................... 30 參考文獻 ...................................................................................................................... 31 附錄：數(shù)字相移信號發(fā)生器的程序； ...................................................................... 32 1 1 緒論 課題背景 隨著科學(xué)技術(shù)的飛速發(fā)展，電子測量技術(shù)被廣泛應(yīng)用在電子、機械、醫(yī)療、測控及航天等各個領(lǐng)域。許多電子系統(tǒng)，甚至電子器件只有在一定的電信號作用下，其性能才能顯露出來。另一方面，一些電器設(shè)備在研究和生產(chǎn)過程中也少不了信號源，它們借助信號源通過測量來鑒定其性能的優(yōu)劣。所以許多現(xiàn)代電子設(shè)備和系統(tǒng)的功能如何，都直接的取決于信號源質(zhì)量的高低，如何產(chǎn)生高穩(wěn)定度、高準(zhǔn)確度的信號是信號發(fā)生器研制的關(guān)鍵。因此，信號發(fā)生器的表現(xiàn)就至關(guān)重要。我國的電子測量技術(shù)起步較晚，雖然在一些領(lǐng)域也取得了許多突破性進 展，但是與世界先進水平相比，仍然存在著很大的差距。因此提高國內(nèi)電子測量儀器的研制水平，加強核心技術(shù)的研發(fā)，對我國電子測量技術(shù)的發(fā)展，有著非常重要的意義。 由于電子測量技術(shù)及其他部門對各類信號發(fā)生器的廣泛需求及電子技術(shù)的迅速發(fā)展，促使信號發(fā)生器種類日益增多，性能日益提高，尤其隨著 70 年代微處理器的出現(xiàn)，更促使信號發(fā)生器向著自動化、智能化方向發(fā)展?，F(xiàn)在，許多信號發(fā)生器除了帶有微處理器，因而具備了自校、自檢、自動故障診斷和自動波形形成和修正等功能外，還帶有 IEEE 488 或 RS232 總線，可以和控制計算機及其他 測量儀器一起方便地構(gòu)成自動測試系統(tǒng)。今后，信號發(fā)生器在較高的取樣率，分辨率，記錄長度和線性等方面功能會更強，信號發(fā)生器在射頻和無線測試領(lǐng)域?qū)@得部分市場。當(dāng)前信號發(fā)生器總的趨勢是向著寬頻率覆蓋、高頻率精度、多功能、多用途、自動化和智能方向發(fā)展。 綜上所述，不論是在生產(chǎn)還是在科研與教學(xué)上，信號發(fā)生器都是電子工程師信號仿真實驗的最佳工具。隨著我國經(jīng)濟和科技的發(fā)展，對相應(yīng)的測試儀器和測試手段也提出了更高的要求，信號發(fā)生器己成為測試儀器中至關(guān)重要的一類，因此開發(fā)信號發(fā)生器具有重大意義。傳統(tǒng)的信號發(fā)生器采用專用芯片 ，成本高，控制方式不靈活。本設(shè)計 DDS和 FPGA器件相結(jié)合的方法，充分利用 FPGA器件的快速性、外設(shè)的替代性，采用 DDS 技術(shù)，實現(xiàn)頻率、相位可調(diào)的波形的 2 輸出，同時可以根據(jù)需要方便地實現(xiàn)調(diào)相功能，具有良好的實用性。 課題研究的目的和意義 由于信號發(fā)生器在電力、電了、工業(yè)控制以及機械設(shè)備制造等很多行業(yè)的得到了重視，其實現(xiàn)方法也不斷地被改進和發(fā)展，目前信號發(fā)生器已經(jīng)成為控制技術(shù)領(lǐng)域的一個熱點，具有廣闊的應(yīng)用前景和很大的市場價值。而在這些應(yīng)用領(lǐng)域和產(chǎn)品設(shè)計當(dāng)中，一個共同的也是比較關(guān)鍵的問題就是 ——如何產(chǎn)生 所需的高質(zhì)量高穩(wěn)定度的各種各樣的信號發(fā)生器。因此，研究數(shù)字相移發(fā)生器的設(shè)計方法無論從基礎(chǔ)理論的發(fā)展，還是產(chǎn)品性能的提高等實際應(yīng)用都有著非常重要的意義。本論文研究和設(shè)計的目的旨在尋求一種簡單實用，性能可靠的數(shù)字相移發(fā)生器設(shè)計方法。 數(shù)字相移信號發(fā)生器是利用可編程器 FPGA 完成一個 DDS 系統(tǒng)，是用FPGA 實現(xiàn) DDS 技術(shù)在某些方向存在著 DDS 芯片不能取代的優(yōu)勢，用 FPGA 實現(xiàn) DDS 技術(shù)比較靈活，可以產(chǎn)生多種調(diào)制方式，多種組合方式，并且可以實現(xiàn)多個 DDS 芯片的功能，更加集成。專用的 DDS 芯片在控制方式、置頻速率等方 面與系統(tǒng)的要求差距很大，這時如果用高性能的 FPGA 器件設(shè)計符合自己需要的 DDS 電路就是一個很好的解決方法，而且還可以降低外國對高性能 DDS芯片禁運的風(fēng)險。市場上目前利用專用 DDS 芯片開發(fā)的信號源比較多，它們輸出頻率高、波形好、功能也較多，但采用 FPGA 設(shè)計的 DDS 信號源與之相比較，具有如下優(yōu)勢：專用 DDS 芯片實現(xiàn)的信號源需要微控制器的協(xié)助，才能發(fā)揮其優(yōu)勢；而基于 FPGA 的 DDS 信號源，可在一片 FPGA 芯片上實現(xiàn)信號源的信號產(chǎn)生和控制，并且只要改變存儲波形信息的 ROM 數(shù)據(jù)，就可以靈活地實現(xiàn)所需波形發(fā)生器。專用 DDS 芯片實現(xiàn)的信號源功耗大、價格高；而將 DDS 信號源設(shè)計嵌入到即 FPGA 芯片所構(gòu)成的系統(tǒng)中，其系統(tǒng)成本不會增加多少，可以實現(xiàn)很多更加復(fù)雜的功能，因此，采用 FPGA 設(shè)計的 DDS 信號源具有很高的性價比。此外， FPGA 芯片支持在線可編程，只要根據(jù)設(shè)計需求，對系統(tǒng)進行在線分析。就可以設(shè)計出符合要求的最佳設(shè)計。 3 國內(nèi)外發(fā)展概況 頻率合成器是現(xiàn)代電子系統(tǒng)的重要組成部分，它作為電子系統(tǒng)的 “ 心臟 ” ，在通信、雷達、電子對抗、導(dǎo)航、儀器儀表等許多領(lǐng)域中得到廣泛的應(yīng)用。頻率合成理論早在 30 年代就開始提出，迄今為止已有 70年的發(fā)展歷史。所謂的頻率合成就是將一個高精度和高穩(wěn)定度的標(biāo)準(zhǔn)參考頻率，經(jīng)過混頻、倍頻與分頻等對它進行加、減、乘、除的四則運算，最終產(chǎn)生大量的具有同樣精確度和穩(wěn)定度的頻率源。頻率合成大致經(jīng)歷了三個主要階段：直接頻率合成；采用鎖相技術(shù)的間接頻率合成；直接數(shù)字頻率合成。 早期的頻率合成方法稱為直接頻率合成。它利用混頻器、倍頻器、分頻器與帶通濾波器來完成四則運算。直接頻率合成能實現(xiàn)快速頻率變換、幾乎任意高的頻率分辨力、低相位噪聲及很高的輸出頻率。缺點是直接合成由于使用了大量硬設(shè)備如混頻器、倍頻器、分頻器、帶通濾波器 等，因而體積大、造價高。此外寄生輸出大這是由于帶通濾波器無法將混頻器產(chǎn)生的無用頻率分量濾盡。而且頻率范圍越寬，寄生分量也就越多。而這些足以抵消其所有優(yōu)點。 直接數(shù)字頻率合成即 DDS，它是目前最新的產(chǎn)生頻率源的頻率合成技術(shù)。這種技術(shù)是用數(shù)字計算機和數(shù)模變換器來產(chǎn)生信號。完成直接數(shù)字頻率合成的辦法，或者是用計算機求解一個數(shù)字遞推關(guān)系式?；蛘呤遣殚啽砀裆纤鎯Φ牟ㄐ沃?。目前用的最多的是查表法。這種合成技術(shù)具有相對帶寬很寬，頻率切換時問短 (ns 級 )，分辨率高 (uHz)，相位變化連續(xù)，低相位噪聲和低漂移，數(shù)字調(diào)制功能 ，可編程及數(shù)字化易于集成，易于調(diào)整等一系列性能指標(biāo)遠遠超過了傳統(tǒng)頻率合成技術(shù)所能達到的水平，為各種電子系統(tǒng)提供了優(yōu)于模擬信號源性能的高質(zhì)量的頻率源。目前它正朝著系統(tǒng)化，小型化、模塊化和工程化的方向發(fā)展，性能越來越好，使用越來越方便，是目前應(yīng)用最廣泛的頻率合成器之一。 直接數(shù)字頻率合成 (Direct Digital Frequency Synthesizer，簡稱： DDS)技術(shù)是一種新的全數(shù)字的頻率合成原理，它從相位的角度出發(fā)直接合成所需波形。這種技術(shù)由美國學(xué)者 ， M． Rader 和 B。 Gold 于 1971 年首次提出，但限于時的技術(shù)和工藝水平， DDS技術(shù)僅僅在理論上進行了一些探討，而沒有應(yīng)用到實際中去。近 30 年來，隨著超大規(guī)模集成 (Very Large Scale Integration，簡稱： VLSI)、現(xiàn)場可編程門陣列 (Field Programmable Gate Array， 簡稱： FPGA)、 4 復(fù)雜 可編程器件 (Complex programmable Logic Device，簡稱： CPLD)等技術(shù)的出現(xiàn)以及對 DDS 理論上的進一步探討，使得 DDS 技術(shù)得到了飛速的發(fā)展。它已廣泛應(yīng)用于通訊、雷達 、遙控測試哺、電子對抗以及現(xiàn)代化的儀器儀表工業(yè)等許多領(lǐng)域，如：將其與簡單電路相結(jié)合就可以精確模擬仿真各種信號； DDS 可以作為一種理想的調(diào)制器，因為 DDS 可以通過預(yù)置相位累加器的初始值來精確控制合成信號的相位從而達到調(diào)制的目的； DDS 能有效地實現(xiàn)頻率精調(diào)，它可以在許多鎖相環(huán) (PLL)設(shè)計中代替多重環(huán)路。在一個 PLL 中保持適當(dāng)?shù)姆诸l比關(guān)系，可以將 DDS的高頻率分辨率及快速轉(zhuǎn)換時間特性與鎖相環(huán)路的輸出頻率商、寄生噪音和雜波低的特點有機地結(jié)合起來，從而實現(xiàn)更為理想的 DDS+PLL 混合式頻率合成技術(shù)。 本課題 的主要研究工作 數(shù)字相移信號發(fā)生器是存在相位差的兩路同頻信號波的電路或儀器。 本課題研究的主要內(nèi)容是用 FPGA 技術(shù)實現(xiàn)的一款 數(shù)字相移信號 波形發(fā)生器的系統(tǒng)設(shè)計，本文重點了解和學(xué)習(xí)了數(shù)字相移信號發(fā)生器的核心部分 DDS 的原理和采用直接頻率合成技術(shù)設(shè)計該信號發(fā)生器的優(yōu)缺點，另外還有基于現(xiàn)場可編程邏輯器件實現(xiàn)的直接頻率合成技術(shù)的 模塊電路的實現(xiàn)，這部分工作需要熟悉 DDS原理， FPGA 的開發(fā)流程， VHDL 語言編程和 QuartusII 的開發(fā)環(huán)境。在文章的最后給出了在 Quartus II 軟件的支持下用 VHDL 語言設(shè)計和原理圖設(shè) 計實現(xiàn)電路設(shè)計和波形仿真圖。 5 2 系統(tǒng)設(shè)計方案的研究 移相 方案的比較與選擇 所謂移相是指兩路同頻的信號，以其中的一路為參考，另一路相對于該參考作超前或滯后的移動，即稱為是相位的移動。兩路信號的相位不同，便存在相位差，簡稱相差。若我們將一個信號周期看作是 3600,則相差的范圍就在 003600 之間。 信號的移相，通常有兩個途徑：一是直接對模擬信號進行移相，如阻容移相，變壓器移相等，早期的移相通常采用這種方式。另一個是數(shù)字移相技術(shù)，是目前移相技術(shù)的潮流。數(shù)字移相技術(shù)的核心是：先將模擬信號或移相角數(shù) 字化，經(jīng)移相后再還原成模擬信號。 1). 阻容移相 ： 由阻容移相電路構(gòu)成的移相器可用作單相電度表校驗臺的相位調(diào)節(jié)裝置 , 用來代替需要有三相電源供電的感應(yīng)式或變壓器式移相器。其優(yōu)點是可由單相穩(wěn)壓電源供電 , 設(shè)備簡單經(jīng)濟 , 運行時無噪音 , 功率穩(wěn)定性較好 , 且易于實現(xiàn)按程序控制變換相位。這種移相電路在實際應(yīng)用上有二個主要問題。（ 1）用電阻調(diào)節(jié)相位時輸出電流不穩(wěn)定 , 影響校驗臺電流輸出的穩(wěn)定性。（ 2）電流與電壓回路自然相位差的補償問題 , 即如何使電流與電壓同相位。 阻容移相 電路圖如下 21。 圖 21 阻容移相電路圖 2)． 變壓器移相： 變壓器移相是整流變壓器的一種 ， 整流裝置的單相導(dǎo)電作用，引起整流變壓器交變磁場波形的畸變；畸變的大小決定于直流容量占電網(wǎng)容量的比 6 例 和流入電網(wǎng)中的諧波電流的頻率，及諧波次數(shù)。抑制諧波的有效辦法之一是通過對整流變壓器高壓側(cè)進行移相，這種辦法可以基本上消除幅值較大的低次諧波。但是整體上來講由于是基于模擬電路部分實現(xiàn)的 。 采用這 種 方法輸出波形受輸入波形影響大，移相操作不方便，移相角度受信號頻率和所接負載等因素影響。 圖 22 變壓器移相電路圖 3). 數(shù)字移相主要有兩種形式：一種是先將正弦波信號數(shù)字化，并形成一張數(shù)據(jù)表存入 ROM 芯片中，此后可通過兩片 D／ A 轉(zhuǎn)換芯片在單片機的控制下連續(xù)地循環(huán)輸出該數(shù)據(jù)表，就可獲得兩路正弦波信號，當(dāng)兩片 D／ A 轉(zhuǎn)換芯片所獲得的數(shù)據(jù)序列完全相同時，則轉(zhuǎn)換所得到的兩路正弦波信號無相位差，稱為同相。當(dāng)兩片 D／ A 轉(zhuǎn)換芯片所獲得的數(shù)據(jù)序列不同時，則轉(zhuǎn)換所得到的兩路正弦波信號就存在著相位差。相位差的值與數(shù)據(jù)表中數(shù)據(jù)的總個數(shù)及數(shù)據(jù)地址的偏移量有關(guān)。這種處理方式的實質(zhì)是將數(shù)據(jù)地址的偏移量映射為信號間的相位值。另一種是先將參考信號整形為方 波信號，并以此信號為基準(zhǔn)，延時產(chǎn)生另一個同頻的方波信號，再通過波形變換電路將方波信號還原成正弦波信號。以延時的長短來決定兩信號間的相位值。這種處理方式的實質(zhì)是將延時的時間映射為信號間的相位值。 隨著器件集成化的提高，采用數(shù)字方式來實現(xiàn)信號的相移具有體積小 、功耗、 而且可以幾乎是實時地以連續(xù)相位轉(zhuǎn)換頻率，頻率分辨力高 的優(yōu)點，而且研究數(shù)字移相是在當(dāng)今數(shù)字化時代背景下的一個發(fā)展趨勢，本文在此基礎(chǔ)上來完成數(shù)字移相，圖 23 中給出了數(shù)字移相的框圖。 7 圖 23 數(shù)字移相電路圖 系統(tǒng) 的 總體方案 本設(shè)計采用直接 數(shù)字頻率合成技術(shù)設(shè)計數(shù)字相移信號發(fā)生器，可以輸出頻率、相位可調(diào)的任意信號波形。該發(fā)生器具有頻率穩(wěn)定度高及調(diào)頻、調(diào)相迅速的優(yōu)點。由于本系統(tǒng)由單片機控制 DDS 實現(xiàn)，圖如下 24 所示。由于課題重在研究如何實現(xiàn)相位差的實現(xiàn)，故在此著重介紹 DDS 的原理及其 FPGA 實現(xiàn)方法。 24 系統(tǒng)整體框圖 FPGA 內(nèi)部功能模塊電路的設(shè)計是論文研究的重點之一，很大程度上決定了系統(tǒng)整體性能的高低。 FPGA 內(nèi)部豐要電路由 DDS 模塊、雙口 RAM 模塊、基準(zhǔn)波 模塊、數(shù)字比較器模塊組成。 DDS模塊由相位累 加器模塊和移相累加器模塊及各自的寄存器組成。 FPGA 內(nèi)部有三塊雙口 RAM，其中兩塊用來構(gòu)成頻率字 8 和相位字寄存器，一塊作為波形數(shù)據(jù)存儲器。二塊雙口 RAM 的 A 口數(shù)據(jù)輸入端并接在一起，接受單片機 P0口發(fā)送的數(shù)據(jù)，它們分別占用單片機的不同存儲空間，并且由片內(nèi) 24 譯