【正文】 的問題。上世紀(jì) 60 年代，數(shù)字信號(hào)處理在理論層上發(fā)展迅猛。其體系和框架逐漸成熟，如今，數(shù)字信號(hào)處理已經(jīng)成為一門完整的學(xué)科。 其 涉及 到 許多學(xué)科而又廣泛應(yīng)用于許多領(lǐng)域 ， 20 世紀(jì) 60 年代以來(lái)，隨著計(jì)算機(jī)和信息技術(shù)的飛速發(fā)展，數(shù)字信號(hào)處理技術(shù)應(yīng)運(yùn)而生并得到迅速的發(fā)展。數(shù)字信號(hào)處理是一種通過使用數(shù)學(xué)技巧執(zhí)行轉(zhuǎn)換或提取信息，來(lái)處理現(xiàn)實(shí)信號(hào)的方法，這些信號(hào)由數(shù)字序列表示。 而數(shù)字濾波器在這門學(xué)科中占有很重要的地位。 數(shù)字濾波器是一個(gè) 離散時(shí)間系統(tǒng) （按預(yù)定的算法，將輸入 離散時(shí)間信號(hào) 要求的輸出離散時(shí)間信號(hào)的轉(zhuǎn)換為所特定功能裝置）。應(yīng)用數(shù)字濾波器處理模擬信號(hào)時(shí)，首先須對(duì)輸入模擬信號(hào)進(jìn)行限帶、抽樣和模數(shù)轉(zhuǎn)換。數(shù)字濾波器輸入信號(hào)的抽樣率應(yīng)大于被處理信號(hào)帶寬的兩倍，其頻率響應(yīng)具有以抽樣頻率為間隔的周期重復(fù)特性，且以折疊頻率即 1/2抽樣頻率點(diǎn)呈 鏡像 對(duì)稱。為得到模擬信號(hào)，數(shù)字濾波器處理的輸出數(shù)字信號(hào)須經(jīng)數(shù)模轉(zhuǎn)換 、平滑。數(shù)字濾波器具有高精度、高可靠性、可程控改變特性或復(fù)用、便于集成等優(yōu)點(diǎn)。數(shù)字濾波器在 語(yǔ)言信號(hào)處理 、圖像信號(hào)處理、醫(yī)學(xué)生物信號(hào)處理以及其他應(yīng)用領(lǐng)域都得到了廣泛應(yīng)用 。 它涉及到的領(lǐng)域很廣，如通信系統(tǒng)，系統(tǒng)控制，生物醫(yī)學(xué)工程，機(jī)械振動(dòng)，遙感遙測(cè)，地質(zhì)勘探 ，故障檢測(cè)，電力系統(tǒng)，航空航天，自動(dòng)化儀器等。 數(shù)字濾波器的好壞對(duì)相關(guān)的眾多工程技術(shù)領(lǐng)域影響很大，一個(gè)好的數(shù)字濾波器會(huì)有效的推動(dòng)眾多的工程技術(shù)領(lǐng)域改造和學(xué)科發(fā)展。所以對(duì)數(shù)字濾波器的工作原理，硬件結(jié)構(gòu)和實(shí)現(xiàn)方法進(jìn)行研究具有一定的意義。 FPGA（ Field－ Programmable Gate Array） ，即現(xiàn)場(chǎng)可編程門陣列，它是在 PAL、GAL、 CPLD 等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù) 有限的缺點(diǎn)。 FPGA 采用了邏輯單元陣列 LCA（ Logic Cell Array） 這樣一個(gè)概念，內(nèi)部包括可配置邏輯模塊 CLB（ Configurable Logic Block） 、輸出輸入模塊 IOB（ Input Output Block） 和內(nèi)部連線 （ Interconnect） 三個(gè)部分。 現(xiàn)場(chǎng)可編程門陣列 （ FPGA）是可編程器件。與傳統(tǒng)邏輯電路和門陣列（如 PAL， GAL及 CPLD 器件）相比，F(xiàn)PGA 具有不同的結(jié)構(gòu)， FPGA 利用小型查找表（ 161RAM）來(lái)實(shí)現(xiàn)組合邏輯，每個(gè)查找表連接到一個(gè) D 觸發(fā)器的輸入端，觸發(fā) 器再來(lái)驅(qū)動(dòng)其他邏輯電路或驅(qū)動(dòng) I/O，由此構(gòu)成了即可實(shí)現(xiàn)組合邏輯功能又可實(shí)現(xiàn)時(shí)序邏輯功能的基本邏輯單元模塊，這些模塊間利用金屬連線互相連接或連接到 I/O 模塊。 FPGA 的邏輯是通過向內(nèi)部靜態(tài)存儲(chǔ)單元加載編程數(shù)據(jù)來(lái)實(shí)現(xiàn)的，存儲(chǔ)在存儲(chǔ)器單元中的值決定了邏輯單元的邏輯功能以及各模塊之間或模塊與 I/O 間的聯(lián)接方式 ,并最終決定了 FPGA 所能實(shí)現(xiàn)的功能 , FPGA 允許無(wú)限次的編程 . FPGA 技術(shù)的發(fā)展及應(yīng)用 FPGA 正處于高速發(fā)展時(shí)期，新型芯片的規(guī)模越大，成本也越來(lái)越低，低端的 FPGA已逐步取代了傳統(tǒng)的數(shù)字元件， 高端的 FPGA將會(huì)成為今后競(jìng)爭(zhēng)的主流。 自 1985 年問世以來(lái)， FPGA 從集成電路與系統(tǒng)家族一個(gè)不起眼的小角色逐漸成為電子設(shè)計(jì)領(lǐng)域的重要器件。它極大地提高了設(shè)計(jì)靈活性并縮短了產(chǎn)品上市時(shí)間，在通信、工業(yè)控制、航空領(lǐng)域中廣泛應(yīng)用。 FPGA 行業(yè)集中度很高，幾家美國(guó)公司掌握著行業(yè)的 “制空權(quán) ”。特別是在航空航天及軍工等特殊領(lǐng)域，美國(guó)等少數(shù)國(guó)家對(duì)先進(jìn)的技術(shù)保持封鎖。因此，發(fā)展國(guó)內(nèi) FPGA 產(chǎn)業(yè)不是要不要的問題，而是怎么發(fā)展的問題。國(guó)內(nèi) IC 企業(yè)介入FPGA 的時(shí)間并不長(zhǎng)，多數(shù)公司還處于學(xué)習(xí)階段 。 Altera 公司和 Xilinx 公司為代表的 FPGA 廠商，除了在 FPGA 產(chǎn)品線上不斷推陳出新之外，也在不懈地提高開發(fā)軟件的設(shè)計(jì)能力，他們的軟件產(chǎn)品在很多方面一點(diǎn)也不遜色于專業(yè)的 EDA 廠商，所以從這個(gè)角度來(lái)說， FPGA 廠商也是 EDA 公司。這里的代表性產(chǎn)品就是 Altera 公司的 Quartus II 開發(fā)軟件和 Xilinx 公司的ISE 開發(fā)軟件。 Altera 的 FPGA 開發(fā)工具已經(jīng)經(jīng)歷了四代。從最初的基于 DOS 的 A+Plus，發(fā)展到 Max+Plus， 1991 年推出基于 Windows 的開發(fā)工具 Max+Plus II。 Max+Plus II 在 FPGA 設(shè)計(jì)工具里是一個(gè)劃時(shí)代的產(chǎn)品，它提供了一種與結(jié)構(gòu)無(wú)關(guān)的圖形化設(shè)計(jì)環(huán)境，功能強(qiáng)大，使用方便。設(shè)計(jì)者無(wú)須精通器件內(nèi)部的復(fù)雜結(jié)構(gòu)，而只需要使用自己熟悉的設(shè)計(jì)輸入工具（如原理圖或者 HDL 語(yǔ)言）把自己的設(shè)計(jì)輸入到計(jì)算機(jī)中， Max+Plus II 就會(huì)自動(dòng)把這些設(shè)計(jì)轉(zhuǎn)換成最終結(jié)構(gòu)所需的格式，用戶只要把最后生成的配置數(shù)據(jù)通過下載電纜下載到芯片中，即完成了所有的工作。 Quartus II 是 Altera 公司在 2020 年推出的第四代開發(fā)工具，是一個(gè)集成化的多平臺(tái)設(shè)計(jì)環(huán)境，能夠直接滿足特定設(shè)計(jì)需要，在 FPGA 和 CPLD 設(shè)計(jì)各個(gè)階 段都提供了工具支持，并為可編程片上系統(tǒng) (SOPC)提供全面的設(shè)計(jì)環(huán)境，是一個(gè)系統(tǒng)級(jí)的高效的 EDA 設(shè)計(jì)工具。而且，隨著器件結(jié)構(gòu)和性能的不斷提高，器件集成度的不斷擴(kuò)大， Altera 始終能夠同步推出與之相適應(yīng)的開發(fā)工具，滿足了設(shè)計(jì)者的要求，近年來(lái)一直保持著一年一個(gè)新版本的更新進(jìn)度。 FPGA 軟件設(shè)計(jì)工具 Quartus II Altera 公司和 Xilinx 公司為代表的 FPGA 廠商，除了在 FPGA 產(chǎn)品線上不斷推陳出新之外，也在不懈地提高開發(fā)軟件的設(shè)計(jì)能力，他們的軟件產(chǎn)品在很多方面一點(diǎn)都不遜色于專業(yè)的 EDA 廠商 ，所以從這個(gè)角度來(lái)說， FPGA 廠商也是 EDA公司。這里的代表性產(chǎn)品就是 Altera 公司的 Quartus II 開發(fā)軟件和 Xilinx 公司的ISE 開發(fā)軟件。 Altera 的 FPGA 開發(fā)工具已經(jīng)經(jīng)歷了四代。從最初的基于 DOS 的 A+Plus，發(fā)展到 Max+Plus， 1991 年推出基于 Windows 的開發(fā)工具 Max+Plus II。 Max+Plus II 在 FPGA 設(shè)計(jì)工具里是一個(gè)劃時(shí)代的產(chǎn)品，它提供了一種和結(jié)構(gòu)無(wú)關(guān)的圖形化的設(shè)計(jì)環(huán)境，功能強(qiáng)大，使用方便。設(shè)計(jì)者無(wú)需精通器件內(nèi)部的復(fù)雜結(jié)構(gòu)，而只需要使用自己熟悉的設(shè)計(jì)輸入 工具（如原理圖或者 HDL 語(yǔ)言）把自己的設(shè)計(jì)輸入到計(jì)算機(jī)中， Max+Plus II 就會(huì)自動(dòng)把這些設(shè)計(jì)轉(zhuǎn)換成最終結(jié)構(gòu)所需的格式， 用戶只要把最后生成的配置數(shù)據(jù)通過下載電纜下載到芯片中，即完成了所有的工作。 Quartus II 是 Altera 公司在 2020 年推出的第四代開發(fā)工具，是一個(gè)集成化的多平臺(tái)設(shè)計(jì)環(huán)境，能夠直接滿足特定的設(shè)計(jì)需要，在 FPGA 和 CPLD 設(shè)計(jì)各個(gè)階段都提供了工具支持，并為可編程片上系統(tǒng)（ SOPC）提供全面的設(shè)計(jì)環(huán)境，是一個(gè)系統(tǒng)級(jí)的高效的 EDA 設(shè)計(jì)工具。而且，隨著器件結(jié)構(gòu)和性能的不斷提高，器件集成度 的不斷擴(kuò)大， Altera 始終能夠同步推出與之相適應(yīng)的開發(fā)工具，滿足了設(shè)計(jì)者的要求，近年來(lái)一直保持這一年一個(gè)新版本的更新進(jìn)度 。 Altera 公司的 Quartus II 軟件是一種集編輯，編譯，綜合，布局布線，仿真與器件編程于一體的集成設(shè)計(jì)環(huán)境。 Quartus II 軟件支持基于 VHDL 與 Verilog HDL等硬件描述語(yǔ)言的設(shè)計(jì)和基于圖形的設(shè)計(jì)，內(nèi)部嵌有 VHDL和 Verilong HDL的邏輯綜合器，也支持利用第三方的綜合工具進(jìn)行邏輯綜合。進(jìn)行設(shè)計(jì)仿真時(shí)，既可以利用 Quartus II 軟件自己的仿真工具，也可以利 用如 ModelSim 等第三方仿真工具。 Quartus II 軟件除了進(jìn)行基于 FPGA 的一般的數(shù)字系統(tǒng)開發(fā)外。還可以與 MATLAB 和 DSP Builder 結(jié)合，進(jìn)行基于 FPGA 的 DSP 系統(tǒng)開發(fā)；使用內(nèi)嵌的 SOPC Builder 設(shè)計(jì)工具，配合 Nios II IDE 集成開發(fā)環(huán)境，進(jìn)行基于 Nios II軟核處理器的嵌入式系統(tǒng)開發(fā)。 Quartus II 軟件的設(shè)計(jì)流程遵循典型的 FPGA 設(shè)計(jì)流程，包括設(shè)計(jì)輸入，綜合，布局布線，時(shí)序分析，仿真驗(yàn)證，編程配置等設(shè)計(jì)步驟，以及與布局布線有關(guān)的功耗分析，調(diào)試，工程更改管理，與 時(shí)序分析和仿真驗(yàn)證有關(guān)的時(shí)序逼近。 2 FIR 數(shù)字濾波器的理論研究及分析 數(shù)字濾波器的理論基礎(chǔ) 數(shù)字濾波器是 通過對(duì)數(shù)字信號(hào)的運(yùn)算處理，改變信號(hào)頻譜，完成濾波作用的算法或裝置。 數(shù)字濾波器由數(shù)字乘法器、加法器和延時(shí)單元組成的一種算法或裝置。數(shù)字濾波器的功能是對(duì)輸入離散信號(hào)的數(shù)字代碼進(jìn)行運(yùn)算處理，以達(dá)到改變信號(hào)頻譜的目的。 數(shù)字濾波器一詞出現(xiàn)在 60 年代中期。由于電子計(jì)算機(jī)技術(shù)和 大規(guī)模集成電路 的發(fā)展，數(shù)字濾波器已可用計(jì)算機(jī)軟件實(shí)現(xiàn)，也可用大規(guī)模集成數(shù)字硬件實(shí)時(shí)實(shí)現(xiàn)。 數(shù)字濾波器是一個(gè) 離散時(shí)間系統(tǒng) （按預(yù)定的算法，將輸入 離散時(shí)間信號(hào) 轉(zhuǎn)換為 所 要求的輸出離散時(shí)間信號(hào)的特定功能裝置）。應(yīng)用數(shù)字濾波器處理 模擬信號(hào)時(shí)，首先須對(duì)輸入模擬信號(hào)進(jìn)行限帶、抽樣和模數(shù)轉(zhuǎn)換。數(shù)字濾波器輸入信號(hào)的抽樣率應(yīng)大于被處理信號(hào)帶寬的兩倍，其頻率響應(yīng)具有以抽樣頻率為間隔的周