【正文】 ler Unit)和 DSP(Digital Signal Processor)都是通過(guò)串行執(zhí)行指令來(lái)實(shí)現(xiàn)特定功能的，速度比較慢，而 FPGA／ CPLD 可以實(shí)現(xiàn)硬件上的并行工作，在高速應(yīng)用和實(shí)時(shí)測(cè)控等領(lǐng)域運(yùn)用很廣；另一方面， FPGA／ CPLD器件在 功能開發(fā)上是通過(guò)軟件來(lái)實(shí)現(xiàn)的，但是其物理機(jī)制和純硬件電路完全一樣，可靠性高；與其他的設(shè)計(jì)方案相比， FPGA 芯片有豐富的 I/O，從而有著豐富的存儲(chǔ)單元，可將原本需外加的存儲(chǔ)設(shè)備轉(zhuǎn)移到 FPGA 芯片內(nèi)部來(lái)實(shí)現(xiàn)，使得外圍電路減少。而 MCU 和 DSP芯片在某些條件下，尤其是強(qiáng)電磁干擾的情況下，很可能會(huì)出現(xiàn)不正常的工作流程，例如出現(xiàn) PC 跑飛的現(xiàn)象等。 EDA 具有高可靠性正好克服了這一缺點(diǎn)。 基于單片機(jī)出租車計(jì)費(fèi)器設(shè)計(jì)方案 硬件各模塊的功能 鍵盤控制功能是啟動(dòng)出租車計(jì)費(fèi)器，改變出租車計(jì)費(fèi)器的狀態(tài)如運(yùn)行、 等待計(jì)時(shí)、不同計(jì)費(fèi)模式的切換。 掉電存儲(chǔ)用來(lái)存取計(jì)費(fèi)器的狀態(tài)信息和計(jì)費(fèi)信息。 里程計(jì)算單元是通過(guò)安裝傳感器檢測(cè)到的信號(hào)，送到單片機(jī)，經(jīng)處理計(jì)算，送給顯示單元。 利用單片機(jī)豐富的 I/O 端口，實(shí)現(xiàn)基本的里程計(jì)費(fèi)功能和價(jià)格調(diào)節(jié)，時(shí)鐘顯示功能。 出租車計(jì)費(fèi)器的原理框圖如下圖所示： 基于 FPGA 的出租車多功能計(jì)費(fèi)系統(tǒng)設(shè)計(jì) 第 8 頁(yè) 共 52 頁(yè) 圖 21 基于單片機(jī)的原理框圖 程序設(shè)計(jì)模塊 主程序模塊 在此模塊中，需要完成對(duì)各個(gè)接口芯片的初始化，出租車起價(jià)和單價(jià)的設(shè)定，中斷向量的設(shè)計(jì)以及開關(guān)中斷，循環(huán)等 待等系列工作。此外，在主程序模塊中還需設(shè)置啟動(dòng) /清除標(biāo)志寄存器、里程寄存器和價(jià)格寄存器，并對(duì)他們進(jìn)行初始化。然后，主程序?qū)⒏鶕?jù)各標(biāo)志寄存器的內(nèi)容，分別完成啟動(dòng)、清除、計(jì)程和計(jì)價(jià)等不同的操作。 定時(shí)中斷服務(wù)程序 在定時(shí)中斷服務(wù)程序中，每 100ms 產(chǎn)生一次中斷，當(dāng)產(chǎn)生 10次中斷的時(shí)候，也就到了一秒，送數(shù)據(jù)到相應(yīng)的顯示緩沖單元，并調(diào)用顯示子程序?qū)崟r(shí)顯示。 里程計(jì)數(shù)中斷服務(wù)程序 每當(dāng)霍爾傳感器輸出一個(gè)低電平信號(hào)就使單片機(jī)中斷一次，當(dāng)里程計(jì)數(shù)器對(duì)里程脈沖計(jì)滿 1000 次時(shí)，就有程序?qū)?dāng)前總額，使微機(jī)進(jìn)入 里程計(jì)數(shù)中斷服務(wù)程序中。在該程序中，需要完成當(dāng)前行駛里程數(shù)和總額的累加操作，并將結(jié)果存入里程和總額寄存器中。 中途等待中斷服務(wù)程序 當(dāng)在計(jì)數(shù)狀態(tài)下霍爾開關(guān)沒(méi)有輸出信號(hào)，片內(nèi)的 T1定時(shí)器便被啟動(dòng)，每當(dāng)計(jì)時(shí)到達(dá) 10 分鐘，就對(duì)當(dāng)前金額加上中途等待的單價(jià)，以后每 10 分鐘都 單 片 機(jī) 鍵盤 控制 里程計(jì)算單元 串口顯示驅(qū)動(dòng)電路 總金額顯示 單價(jià) 顯示 掉電存儲(chǔ) 基于 FPGA 的出租車多功能計(jì)費(fèi)系統(tǒng)設(shè)計(jì) 第 9 頁(yè) 共 52 頁(yè) 自動(dòng)加上中途等待的單價(jià)。當(dāng)中途等待結(jié)束的時(shí)候，也就自動(dòng)切換到正常的計(jì)價(jià)。 顯示子程序服務(wù)程序 由于是分屏顯示數(shù)據(jù)，所以就要用到 4 個(gè)顯示子程序，分別是：時(shí)分秒顯示子程序、金額單價(jià)顯示子程序、路程單價(jià)顯示子程序、單價(jià)調(diào)節(jié)子程序。 鍵盤服 務(wù)程序 鍵盤采用查詢的方式，放在主程序中，當(dāng)沒(méi)有按鍵按下的時(shí)候，單片機(jī)循環(huán)主程序，一旦右鍵按下，便轉(zhuǎn)向相應(yīng)的子程序處理，處理結(jié)束再返回。 基于 FPGA 的出租車計(jì)費(fèi)器的設(shè)計(jì)方案 基于 FPGA 的出租車多功能計(jì)費(fèi)系統(tǒng)由 Altera 公司的 FLEX 系列芯片EPFlOKlOQC2083 及一些外部控制電路組成，采用 VHDL 語(yǔ)言來(lái)編程，并使用Quartus II 進(jìn)行仿真。 FPGA 是英文 Field Programmable Gate Array 的縮寫，譯成中文為現(xiàn)場(chǎng)可編程門陣列，它是在 GAL、 PAL、 EPLD等可編程元器件的基礎(chǔ)上逐步發(fā)展的產(chǎn)物。它是伴隨著專用集成電路（ ASIC）領(lǐng)域中一種半定制電路快速發(fā)展而出現(xiàn)的，不僅解決了定制電路的不足，還克服了原有可編程元器件門電路數(shù)量有限的缺點(diǎn)。 FPGA 采用了邏輯單元陣列 LCA 這樣一個(gè)嶄新的概念，其內(nèi)部包括輸出輸入模塊 IOB、可配置邏輯模塊 CLB和內(nèi)部連線三個(gè)部分。 FPGA 的基本特點(diǎn)主要有： （ 1）采用 FPGA 來(lái)設(shè)計(jì) ASIC 電路，不需要投片生產(chǎn)，就可以得到合用的芯片。 （ 2） FPGA 可做半定制或全定制 ASIC 電路的中試樣片。 （ 3） FPGA 內(nèi)部有著豐富的 I／ O 引腳和觸發(fā)器。 （ 4） FPGA 是 ASIC 電路中開發(fā)費(fèi)用最低、設(shè)計(jì)周期最短、風(fēng)險(xiǎn)最小的器件之一。 （ 5） FPGA 采用高速 CHMOS 工藝，功耗低，可以與 CMOS、 TTL 電平兼容。 可以說(shuō)， FPGA 芯片是提高系統(tǒng)集成度、可靠性的最佳選擇之一。 目前 FPGA 的品種很多， TI公司的 TPC 系列、有 XILINX 的 XC 系列、 ALTERA公司的 FLEX 系列等。 FPGA 是由存放在片內(nèi) RAM 中的程序來(lái)設(shè)置其工作狀態(tài)的，因此，工作時(shí)需對(duì)片內(nèi) RAM 進(jìn)行編程。用戶可以根據(jù)不同的配置模式而采用不同的編程方式，以 基于 FPGA 的出租車多功能計(jì)費(fèi)系統(tǒng)設(shè)計(jì) 第 10 頁(yè) 共 52 頁(yè) 此來(lái)達(dá)到預(yù) 期的結(jié)果。 當(dāng)加電時(shí)， FPGA 把 EPROM 中的數(shù)據(jù)讀入到片內(nèi)的編程 RAM 中，配置完成后，F(xiàn)PGA 進(jìn)入工作狀態(tài)；當(dāng)?shù)綦姾螅?FPGA 變成白片，內(nèi)部的邏輯關(guān)系消失，因此，F(xiàn)PGA 可以反復(fù)使用。此外 FPGA 的編程不需專門的 FPGA 編程器，只需通用的EPROM、 PROM 編程器就可。當(dāng)需修改 FPGA 的某個(gè)功能時(shí)，只需調(diào)換一片 EPROM即可。同一片 FPGA，不同的編程數(shù)據(jù)，就可產(chǎn)生不同的功能。因此， FPGA 的使用很靈活多變。 本章小結(jié) 方案一的開發(fā)及制作成本較低，能較充分的利用資源，但外圍電路較多， 調(diào)試比較復(fù)雜，抗干擾能力比較差，特別是對(duì)出租車的計(jì)費(fèi)器這種需要長(zhǎng)時(shí)間不斷運(yùn)作的系統(tǒng)，而且由于主要是軟件運(yùn)作，很容易出錯(cuò)，經(jīng)常造成系統(tǒng)不穩(wěn)定。 方案二將所有的器件集成在一塊芯片上，在減小體積的同時(shí)還提高了系統(tǒng)的穩(wěn)定性，且可運(yùn)用 EDA軟件進(jìn)行仿真、調(diào)試，易于進(jìn)行功能擴(kuò)展，且外圍電路很簡(jiǎn)單，采用硬件邏輯電路來(lái)實(shí)現(xiàn)，其最大的優(yōu)點(diǎn)是抗干擾能力強(qiáng)，穩(wěn)定性好，非常適合作為出租車的計(jì)費(fèi)器系統(tǒng)的控制核心。 通過(guò)以上兩種方案的比較，可以看出基于 FPGA 的設(shè)計(jì)方案要優(yōu)于基于單片機(jī)的設(shè)計(jì)方案，基于 FPGA 的設(shè)計(jì)方案穩(wěn)定性更強(qiáng)且相對(duì) 于單片機(jī)的設(shè)計(jì)方案來(lái)說(shuō)它更易于將來(lái)進(jìn)行功能的擴(kuò)展。因此，本設(shè)計(jì)確定采用基于 FPGA 的出租車多功能計(jì)費(fèi)器的設(shè)計(jì)方案。 基于 FPGA 的出租車多功能計(jì)費(fèi)系統(tǒng)設(shè)計(jì) 第 11 頁(yè) 共 52 頁(yè) 3 硬件設(shè)計(jì) 總體設(shè)計(jì)方案 計(jì)費(fèi)標(biāo)準(zhǔn) 由于各地出租車計(jì)費(fèi)情況的不同，本設(shè)計(jì)主要以以下出租車計(jì)費(fèi)情況作為參考依據(jù)。先來(lái)了解一下出租車是如何計(jì)費(fèi)的，如表 31所示： 表 31 計(jì)費(fèi)標(biāo)準(zhǔn) 以上計(jì)費(fèi)標(biāo)準(zhǔn)可根據(jù)出租車行業(yè)受市場(chǎng)因素的影響，在價(jià)格方面進(jìn)行靈活可靠，易于操作的調(diào)節(jié)。 總體框架設(shè)計(jì) 出租車計(jì)費(fèi)系統(tǒng)流程介紹：由車型調(diào)整模塊、計(jì)時(shí)模塊、計(jì)程模塊、計(jì)費(fèi)標(biāo)準(zhǔn)設(shè)定模塊、統(tǒng)計(jì)模塊、時(shí)鐘模塊、自動(dòng)計(jì)費(fèi)模塊、 LED 顯示模塊等模塊組成，整個(gè)系統(tǒng)采用模塊化設(shè)計(jì)，首先用 VHDL 編寫各功能模塊，然后用頂層原理圖將各功能 模塊連接起來(lái)組成多功能計(jì)費(fèi)系統(tǒng)。 首先將車輪傳感器送來(lái)的車速信號(hào)速度值通過(guò)車速比較器進(jìn)行判斷，如低于10 km/h 則進(jìn)入計(jì)時(shí)狀態(tài)（依照計(jì)費(fèi)標(biāo)準(zhǔn)每 6 分鐘計(jì)為 1km），否則進(jìn)入計(jì)程狀態(tài)。車型不同的車輪，其直徑可能不一樣，車輪的大小不同，則每公里計(jì)的次數(shù) 白天 6:00 到 23:00 深夜 23:00 到 6:00 計(jì) 費(fèi) 標(biāo) 準(zhǔn) 起步 5 元（ 3km 以內(nèi)） 起步 7 元（ 3km 以內(nèi)） 1 元 /km（超過(guò) 3km） 元 /km（ 超過(guò) 3km） 2 元 /km(超過(guò) 10km 加收 50%) 3 元 /km(超過(guò) 10km 加收 50%) 每 6 分鐘計(jì)為 1km（當(dāng)車速低于 10km/h） 空調(diào)費(fèi)及過(guò)路費(fèi) 基于 FPGA 的出租車多功能計(jì)費(fèi)系統(tǒng)設(shè)計(jì) 第 12 頁(yè) 共 52 頁(yè) 也不同。這可通過(guò)車型調(diào)整模塊在輸入正確密碼的條件下設(shè)置參數(shù)，對(duì)出租車的型號(hào)做出選擇，以此來(lái)實(shí)現(xiàn)對(duì)不同車型的車進(jìn)行調(diào)整，可通過(guò) LED 顯示器顯示來(lái)參數(shù)設(shè)置的情況。計(jì)時(shí)和計(jì)程通過(guò)選通模塊自動(dòng)的選擇輸出到自動(dòng)計(jì)費(fèi)模塊，計(jì)時(shí)和計(jì)程在同一時(shí)刻只有一個(gè)是處于運(yùn)行狀態(tài)， 同時(shí) LED 顯示器上將顯示其狀態(tài)。時(shí)鐘模塊給自動(dòng)計(jì)費(fèi)模塊一個(gè)信號(hào)來(lái)判斷是深夜還是白天，自動(dòng)計(jì)費(fèi)模塊會(huì)按照不同的標(biāo)準(zhǔn)自動(dòng)調(diào)節(jié)計(jì)費(fèi)。計(jì)費(fèi)標(biāo)準(zhǔn)設(shè)定模塊包括密碼設(shè)定（只有在密碼輸入正確后才可以進(jìn)行計(jì)費(fèi)設(shè)定）、白天起步費(fèi)、單位里程費(fèi)、過(guò) 10 公里后的加收費(fèi)、深夜加收后的起步費(fèi)、單位里程費(fèi)、過(guò) 10 公里后的加收費(fèi)、低速行駛等待時(shí)間及車輪大小設(shè)定，共 9個(gè)可以設(shè)定的部分。參數(shù)的設(shè)置均可以在密碼輸入正確的條件下，通過(guò)選通模塊來(lái)進(jìn)行各項(xiàng)參數(shù)的設(shè)置或修改。當(dāng)按下計(jì)費(fèi)啟動(dòng)鍵后，利用電容的瞬間充電過(guò)程來(lái)把上一次的計(jì)費(fèi)數(shù)值清零，然后開始自動(dòng) 計(jì)費(fèi)；當(dāng)按下計(jì)費(fèi)停止鍵之后，計(jì)費(fèi)終止，總額計(jì)算模塊記錄車費(fèi)并通過(guò) LED 顯示。同時(shí)統(tǒng)計(jì)模塊自動(dòng)執(zhí)行并保存此次記錄。 LED 顯示模塊包括譯碼部分、 驅(qū)動(dòng)部分，最終界面上會(huì)顯示車速、時(shí)鐘、等待時(shí)間、過(guò)路費(fèi)、行駛路程、總費(fèi)用、參數(shù)設(shè)定菜單、開始計(jì)費(fèi)和停止以及營(yíng)運(yùn)額統(tǒng)計(jì)等?；?FPGA 的出租車多功能計(jì)費(fèi)器的總體設(shè)計(jì)框圖如圖 31。 基于 FPGA 的出租車多功能計(jì)費(fèi)系統(tǒng)設(shè)計(jì) 第 13 頁(yè) 共 52 頁(yè) 車 速 信 號(hào)車 速 比 較器計(jì)時(shí)計(jì)程片 選顯 示累 計(jì)輸 出車 型 設(shè)定顯示秒 分 時(shí)大 于 2 3 小于 6 點(diǎn)預(yù)設(shè)設(shè) 定 選 通 模 塊密碼計(jì) 費(fèi) 模 塊總 額顯示統(tǒng) 計(jì)顯 示啟 / 停 信 號(hào)過(guò) 路 費(fèi)預(yù) 置 預(yù) 置 圖 31 總體設(shè)計(jì)框圖 出租車計(jì)費(fèi)器各模塊的設(shè)計(jì) 車型調(diào)整模塊 出租車的車型并不是單一的，每個(gè)車型都 有所不同。據(jù)調(diào)查和統(tǒng)計(jì)，現(xiàn)在出租車輪胎直徑大致以下有五種，直徑分別為 500 mm、 520mm、 540mm、 560mm 和580mm。車輪的直徑與每公里所轉(zhuǎn)圈數(shù)如表 32 所示。 表 32 輪胎直徑與每公里所轉(zhuǎn)圈數(shù)對(duì)應(yīng)表 輪胎直徑 500mm 520mm 540mm 560mm 580mm 圈數(shù) /km 637 612 590 569 549 通過(guò)車型調(diào)整模塊把設(shè)定的車輪大小送到計(jì)程模塊，計(jì)程模塊根據(jù)輪徑的大小，每公里所轉(zhuǎn)圈數(shù)的不同，自動(dòng)調(diào)節(jié)計(jì)算。此項(xiàng)數(shù)值的設(shè)定需要輸入正確的密碼，并在 LED 上顯示設(shè)定的情 況。如圖 32 所示： PW—— 密碼設(shè)定，當(dāng)密碼輸入 基于 FPGA 的出租車多功能計(jì)費(fèi)系統(tǒng)設(shè)計(jì) 第 14 頁(yè) 共 52 頁(yè) 正確后即 PW=1 時(shí)進(jìn)行輪胎直徑的設(shè)置； AN—— 為設(shè)置輪胎直徑的按鍵，每按一下就可設(shè)定一種直徑； SET—— 把設(shè)定的輪胎直徑大小數(shù)值送到計(jì)程模塊； CS、 CG—— 分別送到顯示部分。 圖 32 車型調(diào)整模塊 車速比較模塊 當(dāng)出租車速度低于 10km/h 時(shí)輸出為高電平，其進(jìn)入計(jì)時(shí)狀態(tài)；當(dāng)車速大于10km/h 時(shí)輸出為低電平，進(jìn)入計(jì)程狀態(tài)。車速比較模塊如圖 33所示。 P為車速輸入端； SC為輸出端。 圖 33 車速比較模塊 計(jì)時(shí)模 塊 當(dāng)速度低于 10km/h 時(shí)進(jìn)入計(jì)時(shí)模塊。計(jì)時(shí)模塊如圖 34 所示。輸入端 clk為 1Hz； CLR 為清零端（計(jì)費(fèi)停止后自動(dòng)清零）； TIME 為時(shí)間設(shè)定輸入端（默認(rèn)為每 6分鐘計(jì)為 1km）；輸出端 BC 送到顯示部分累計(jì)，每 1分鐘一個(gè)上升沿輸出；輸出端 AC 送到計(jì)程計(jì)時(shí)選通模塊，默認(rèn)為每 6 分鐘計(jì)為 1km 送出一個(gè)高電平 。 基于 FPGA 的出租車多功能計(jì)費(fèi)系統(tǒng)設(shè)計(jì) 第 15 頁(yè) 共 52 頁(yè) 圖 34 計(jì)時(shí)模塊 計(jì)程模塊 計(jì)程模塊用于計(jì)算出租車行駛的路程，計(jì)程模塊如圖 35 所示。出租車每行駛 1km 輸出端 CC就發(fā)出一個(gè)上升沿信號(hào)給計(jì)程計(jì)時(shí)選通模塊；輸入端 D為車輪大小的設(shè)定值，根據(jù)車輪直徑的大小，每轉(zhuǎn)一圈行進(jìn)的路程也不一樣，因此每公里計(jì)的 CLK 次數(shù)也會(huì)不同，車輪越大計(jì)的 CLK 數(shù)越少 CLR 是