【正文】 機(jī)中FM和AM的選擇。數(shù)據(jù)輸出由CD端輸出，此時(shí)CLK、CD與CE的邏輯關(guān)系與數(shù)據(jù)輸入類似，只不過CE要求為低電平。CT、GT等用于頻率測(cè)量與計(jì)數(shù)的控制。 BU2614的外圍電路工作原理圖67 鎖相環(huán)控制電路圖BU2614的外圍電路如圖67所示。5腳接收單片機(jī)的串行數(shù)據(jù)，該數(shù)據(jù)為12腳反饋頻率FMOSC提供分頻系數(shù)N，內(nèi)部標(biāo)準(zhǔn)頻率由串行數(shù)據(jù)位中的R0、RR2的取直確定。該設(shè)計(jì)選擇R0、RR2 為000或110。當(dāng)頻率在25MHz到54MHz之間選擇標(biāo)準(zhǔn)頻率為1KHz，也就是R0、RR2為110；當(dāng)頻率在54MHz到110MHz之間選擇標(biāo)準(zhǔn)頻率為25 KHz。所選擇的標(biāo)準(zhǔn)頻率與/N比較，在PD輸出相位比較信號(hào)，根據(jù)PD輸出端的狀態(tài)，從低通濾波器得到相應(yīng)的直流電壓，該電壓直接控制壓控振蕩的變?nèi)荻O管，從壓控振蕩輸出的頻率通過電容耦合反饋到BU2614中使環(huán)路鎖定。 低通濾波器圖68 濾波電路圖低通濾波器由三極管和RC電路組成，其電路圖如圖68所示。低通濾波器用于濾除鑒相器輸出的誤差電壓中高頻分量和瞬變雜散干擾信號(hào)，以獲得更純的控制電壓，提高環(huán)路穩(wěn)定性和改善環(huán)路跟蹤性能和噪聲性能。鎖相穩(wěn)頻系統(tǒng)是一個(gè)相位反饋系統(tǒng)，其反饋目的是使VCO的振蕩頻率由自有偏差的狀態(tài)逐步過渡到準(zhǔn)確的標(biāo)準(zhǔn)值。而VCO如做調(diào)頻源用，其瞬時(shí)頻率總是偏離標(biāo)準(zhǔn)值的。振蕩器中心頻率不穩(wěn)主要由溫度、濕度、直流電源等外界因素引起，其變化是緩慢的，鎖相環(huán)路只對(duì)VCO平均中心頻率不穩(wěn)定所引起的分量（處于低通濾波器通帶之內(nèi)）起作用，使其中心頻率鎖定在設(shè)定的頻率上。因此，輸出的調(diào)頻波的中心頻率穩(wěn)定度很高[8]。 電源切換電路設(shè)計(jì) 電源切換電路如圖69所示。此控制電路是用三級(jí)管和光偶來控制輸出的高低電平，使開關(guān)二級(jí)管截止或?qū)ǎㄒ妶D64），從而來切換電感量。，三極管導(dǎo)通，導(dǎo)致光偶導(dǎo)通，使輸出為低電平；，三極管截止，導(dǎo)致光偶截止，使輸出為高電平[9]。圖69 電源切換電路 電源電路設(shè)計(jì)電源電路如圖610所示，由于低通需要12V的工作電壓、MC164單片機(jī)、BU2614 圖610 電源電路等工作電壓需要5V，所以變壓器的輸出只需要接地和15V，考慮到高頻信號(hào)產(chǎn)生電路和單片機(jī)共用一個(gè)電源會(huì)互相干擾，所以采取對(duì)單片機(jī)單獨(dú)供電。由變壓器出來的交流信號(hào)分別經(jīng)過兩個(gè)L7812CV,一路直接接到低通和L7805CV；另一路L7812CV的輸出直接接到L7805CV，它的輸出單獨(dú)供給給單片機(jī)。在三端穩(wěn)壓管的輸入輸出端與地之間連接大容量的濾波電容，使濾掉紋波的效果更好，輸出的直流電壓更穩(wěn)定。接小容量高頻電容以抑制芯片自激，輸出引腳端連接高頻電容以減小高頻噪聲[10]。 存儲(chǔ)電路設(shè)計(jì) AT24C02管腳介紹AT24C02是美國ATMEL公司的低功耗CMOS串行EEPROM，它是內(nèi)含2568位存儲(chǔ)空間，具有工作電壓寬（～）、擦寫次數(shù)多（大于10000次）、寫入速度快（小于10ms）等特點(diǎn)。AT24C02的3腳是三條地址線，用于確定芯片的硬件地址。，第8腳和第4腳分別為正、負(fù)電源。第5腳SDA為串行數(shù)據(jù)輸入/輸出，數(shù)據(jù)通過這條雙向I2C總線串行傳送。第6腳SCL為串行時(shí)鐘輸入線。第7腳需要接地。I2C總線是一種用于I2C器件之間連接的二線制總線。它通過SDA（串行數(shù)據(jù)線）及SCL（串行時(shí)鐘線）兩根線在連到總線上的器件之間傳送信息，并根據(jù)地址識(shí)別每個(gè)器件：不管是單片機(jī)、存儲(chǔ)器、LCD驅(qū)動(dòng)器還是鍵盤接口[11]。 I2C總線的特性⑴ I2C總線的基本結(jié)構(gòu)　采用I2C總線標(biāo)準(zhǔn)的單片機(jī)或I2C器件，其內(nèi)部不僅有I2C接口電路，而且將內(nèi)部各單元電路按功能劃分為若干相對(duì)獨(dú)立的模塊，通過軟件尋址實(shí)現(xiàn)片選，減少了器件片選線的連接。CPU不僅能通過指令將某個(gè)功能單元電路掛靠或摘離總線，還可對(duì)該單元的工作狀況進(jìn)行檢測(cè)，從而實(shí)現(xiàn)對(duì)硬件系統(tǒng)的既簡(jiǎn)單又靈活的擴(kuò)展與控制。⑵ 雙向傳輸?shù)慕涌谔匦浴鹘y(tǒng)的單片機(jī)串行接口的發(fā)送和接收一般都各用一條線，而I2C總線則根據(jù)器件的功能通過軟件程序使其可工作于發(fā)送或接收方式。當(dāng)某個(gè)器件向總線上發(fā)送信息時(shí)，它就是發(fā)送器(也叫主器件)，而當(dāng)其從總線上接收信息時(shí)，又成為接收器(也叫從器件)。主器件用于啟動(dòng)總線上傳送數(shù)據(jù)并產(chǎn)生時(shí)鐘以開放傳送的器件，此時(shí)任何被尋址的器件均被認(rèn)為是從器件。I2C總線的控制完全由掛接在總線上的主器件送出的地址和數(shù)據(jù)決定。總線上主和從(即發(fā)送和接收)的關(guān)系不是一成不變的，而是取決于此時(shí)數(shù)據(jù)傳送的方向。SDA和SCL均為雙向I/O線，通過上拉電阻接正電源。當(dāng)總線空閑時(shí)，兩根線都是高電平。連接總線的器件的輸出級(jí)必須是集電極或漏極開路，以具有線“與”功能。I2C總線的數(shù)據(jù)傳送速率在標(biāo)準(zhǔn)工作方式下為100kbit/s，在快速方式下，最高傳送速率可達(dá)400kbit/s。⑶ I2C總線上的時(shí)鐘信號(hào)　在I2C總線上傳送信息時(shí)的時(shí)鐘同步信號(hào)是由掛接在SCL時(shí)鐘線上的所有器件的邏輯“與”完成的。SCL線上由高電平到低電平的跳變將影響到這些器件，一旦某個(gè)器件的時(shí)鐘信號(hào)下跳為低電平，將使SCL線一直保持低電平，使SCL線上的所有器件開始低電平期。此時(shí)，低電平周期短的器件的時(shí)鐘由低至高的跳變并不能影響SCL線的狀態(tài)，于是這些器件將進(jìn)入高電平等待的狀態(tài)。當(dāng)所有器件的時(shí)鐘信號(hào)都上跳為高電平時(shí)，低電平期結(jié)束，SCL線被釋放返回高電平，即所有的器件都同時(shí)開始它們的高電平期。其后，第一個(gè)結(jié)束高電平期的器件又將SCL線拉成低電平。這樣就在SCL線上產(chǎn)生一個(gè)同步時(shí)鐘?？梢?，時(shí)鐘低電平時(shí)間由時(shí)鐘低電平期最長(zhǎng)的器件確定，而時(shí)鐘高電平時(shí)間由時(shí)鐘高電平期最短的器件確定。⑷ 數(shù)據(jù)的傳送　在數(shù)據(jù)傳送過程中，必須確認(rèn)數(shù)據(jù)傳送的開始和結(jié)束。當(dāng)時(shí)鐘線SCL為高電平時(shí)，數(shù)據(jù)線SDA由高電平跳變?yōu)榈碗娖蕉x為“開始”信號(hào)；當(dāng)SCL線為高電平時(shí)，SDA線發(fā)生低電平到高電平的跳變?yōu)椤敖Y(jié)束”信號(hào)。開始和結(jié)束信號(hào)都是由主器件產(chǎn)生。在開始信號(hào)以后，總線即被認(rèn)為處于忙狀態(tài)；在結(jié)束信號(hào)以后的一段時(shí)間內(nèi)，總線被認(rèn)為是空閑的。I2C總線的數(shù)據(jù)傳送格式是：在I2C總線開始信號(hào)后，送出的第一個(gè)字節(jié)數(shù)據(jù)是用來選擇從器件地址的，其中前7位為地址碼，第8位為方向位(R/W)。方向位為“0”表示發(fā)送，即主器件把信息寫到所選擇的從器件；方向位為“1”表示主器件將從從器件讀信息。開始信號(hào)后，系統(tǒng)中的各個(gè)器件將自己的地址和主器件送到總線上的地址進(jìn)行比較，如果與主器件發(fā)送到總線上的地址一致，則該器件即為被主器件尋址的器件，其接收信息還是發(fā)送信息則由第8位(R/W)確定。在I2C總線上每次傳送的數(shù)據(jù)字節(jié)數(shù)不限，但每一個(gè)字節(jié)必須為8位，而且每個(gè)傳送的字節(jié)后面必須跟一個(gè)認(rèn)可位（第9位），也叫應(yīng)答位（ACK）。每次都是先傳最高位，通常從器件在接收到每個(gè)字節(jié)后都會(huì)作出響應(yīng)，即釋放SCL線返回高電平，準(zhǔn)備接收下一個(gè)數(shù)據(jù)字節(jié)，主器件可繼續(xù)傳送。如果從器件正在處理一個(gè)實(shí)時(shí)事件而不能接收數(shù)據(jù)時(shí)，（例如正在處理一個(gè)內(nèi)部中斷，在這個(gè)中斷處理完之前就不能接收I2C總線上的數(shù)據(jù)字節(jié)）可以使時(shí)鐘SCL線保持低電平，從器件必須使SDA保持高電平，此時(shí)主器件產(chǎn)生1個(gè)結(jié)束信號(hào)，使傳送異常結(jié)束，迫使主器件處于等待狀態(tài)。當(dāng)從器件處理完畢時(shí)將釋放SCL線，主器件繼續(xù)傳送。當(dāng)主器件發(fā)送完一個(gè)字節(jié)的數(shù)據(jù)后，接著發(fā)出對(duì)應(yīng)于SCL線上的一個(gè)時(shí)鐘（ACK）認(rèn)可位，在此時(shí)鐘內(nèi)主器件釋放SDA線，一個(gè)字節(jié)傳送結(jié)束，而從器件的響應(yīng)信號(hào)將SDA線拉成低電平，使SDA在該時(shí)鐘的高電平期間為穩(wěn)定的低電平。從器件的響應(yīng)信號(hào)結(jié)束后，SDA線返回高電平，進(jìn)入下一個(gè)傳送周期。⑸ 總線競(jìng)爭(zhēng)的仲裁　總線上可能掛接有多個(gè)器件，有時(shí)會(huì)發(fā)生兩個(gè)或多個(gè)主器件同時(shí)想占用總線的情況。例如，多單片機(jī)系統(tǒng)中，可能在某一時(shí)刻有兩個(gè)單片機(jī)要同時(shí)向總線發(fā)送數(shù)據(jù)，這種情況叫做總線競(jìng)爭(zhēng)。I2C總線具有多主控能力，可以對(duì)發(fā)生在SDA線上的總線競(jìng)爭(zhēng)進(jìn)行仲裁，其仲裁原則是這樣的：當(dāng)多個(gè)主器件同時(shí)想占用總線時(shí)，如果某個(gè)主器件發(fā)送高電平，而另一個(gè)主器件發(fā)送低電平，則發(fā)送電平與此時(shí)SDA總線電平不符的那個(gè)器件將自動(dòng)關(guān)閉其輸出級(jí)。總線競(jìng)爭(zhēng)的仲裁是在兩個(gè)層次上進(jìn)行的。首先是地址位的比較，如果主器件尋址同一個(gè)從器件，則進(jìn)入數(shù)據(jù)位的比較，從而確保了競(jìng)爭(zhēng)仲裁的可靠性。由于是利用I2C總線上的信息進(jìn)行仲裁，因此不會(huì)造成信息的丟失。 存儲(chǔ)電路的設(shè)計(jì)存儲(chǔ)電路如圖611所示，由于A0、AA2沒有被AT24C02使用，所以它們可以不接或直接接VSS、VCC。WP接到VSS表示一般存儲(chǔ)器的操作使能，即允許讀和寫整個(gè)存儲(chǔ)器，如果接到VCC寫操作禁止，整個(gè)存儲(chǔ)器是寫保護(hù)，讀操作不受影響，在此把WP接VSS。因?yàn)镾DA是一個(gè)雙向的地址和數(shù)據(jù)傳送端口，它是開漏極的端口，因此必須接一個(gè)上拉電阻到VCC。它讀寫操作是通過單片機(jī)的控制來實(shí)現(xiàn)的[12]。VCCVCC圖611 存儲(chǔ)電路（ECU）ECU是控制系統(tǒng)的核心，其作用是對(duì)輸入的信號(hào)進(jìn)行檢測(cè)、運(yùn)算處理和邏輯判斷，根據(jù)預(yù)先存儲(chǔ)的控制程序和試驗(yàn)數(shù)據(jù)，向各執(zhí)行器發(fā)出控制指令，控制各執(zhí)行器的工作。89C51是控制系統(tǒng)內(nèi)部的主要部分，它是整個(gè)控制系統(tǒng)的處理單元，AT89C51是一種帶4K字節(jié)可編程可擦除只讀存儲(chǔ)器的低電壓，高性能CMOS 8位微處理器，俗稱單片機(jī)。該器件采用ATMEL高密度非易失存儲(chǔ)器制造技術(shù)制造，與工業(yè)標(biāo)準(zhǔn)的MCS51 指令集和輸出管腳相兼容。由于將多功能8位CPU和閃爍存儲(chǔ)器組合在單個(gè)芯片中，ATMEL的AT89C51是一種高效微控制器，為很多嵌入式控制系統(tǒng)提供了一種靈活性高且價(jià)廉的方案[13]。 89C51單片機(jī)的管腳說明 ⑴ VCC：供電電壓（5V） GND：接地P0口：P0口為一個(gè)8位漏級(jí)開路雙向I/O口。當(dāng)P1口的管腳第一次寫1時(shí)，被定義為高阻輸入。P0能夠用于外部程序數(shù)據(jù)存儲(chǔ)器，它可以被定義為數(shù)據(jù)/地址的低八位。在FIASH編程時(shí)，P0口作為原碼輸入口，當(dāng)FIASH進(jìn)行校驗(yàn)時(shí)，P0輸出原碼，此時(shí)P0外部必須被拉高。 圖612 MCS51的引腳P1口：P1口是一個(gè)內(nèi)部提供上拉電阻的8位雙向I/O口。P1口管腳寫入1后，被內(nèi)部上拉為高，可用作輸入，P1口被外部下拉為低電平時(shí)，將輸出電流，這是由于內(nèi)部上拉的緣故。在FLASH編程和校驗(yàn)時(shí)，P1口作為低八位地址接收。 P2口：P2口為一個(gè)內(nèi)部上拉電阻的8位準(zhǔn)雙向I/O口。當(dāng)P2口被寫“1”時(shí)，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。并因此作為輸入時(shí)，P2口的管腳被外部拉低，將輸出電流。這是由于內(nèi)部上拉的緣故。P2口當(dāng)用于外部程序存儲(chǔ)器或16位地址外部數(shù)據(jù)存儲(chǔ)器進(jìn)行存取時(shí)，P2口輸出地址的高八位。P2口在FLASH編程和校驗(yàn)時(shí)接收高八位地址信號(hào)和控制信號(hào)。 P3口：P3口管腳是8個(gè)帶內(nèi)部上拉電阻的準(zhǔn)雙向I/O口。當(dāng)P3口寫入“1”后，它們被內(nèi)部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平，P3口將輸出電流這是由于上拉的緣故。P3口也可作為AT89C51的一些特殊功能口，如下所示：P3口管腳備選功能 RXD（串行輸入口） TXD（串行輸出口） /INT0（外部中斷0） /INT1（外部中斷1） T0（記時(shí)器0外部輸入） T1（記時(shí)器1外部輸入） /WR（外部數(shù)據(jù)存儲(chǔ)器寫選通） /RD（外部數(shù)據(jù)存儲(chǔ)器讀選通）RST：復(fù)位輸入。要保持RST腳兩個(gè)機(jī)器周期的高電平時(shí)間。當(dāng)8051通電，時(shí)鐘電路開始工作，系統(tǒng)即初始復(fù)位。常見復(fù)位電路如圖613所示。圖613 復(fù)位電路ALE/PROG：當(dāng)訪問外部存儲(chǔ)器時(shí)，地址鎖存允許的輸出電平用于鎖存地址的低位字節(jié)。在FLASH編程期間，此引腳用于輸入編程脈沖。在平時(shí)，ALE端以不變的頻率周期輸出正脈沖信號(hào)，此頻率為振蕩器頻率的1/6。/PSEN：外部程序存儲(chǔ)器的選通信號(hào)。在由外部程序存儲(chǔ)器取指期間，每個(gè)機(jī)器周期兩次/PSEN有效。但在訪問外部數(shù)據(jù)存儲(chǔ)器時(shí)，這兩次有效的/PSEN信號(hào)將不出現(xiàn)。/EA/VPP：當(dāng)/EA保持低電平時(shí)，則在此期間外部程序存儲(chǔ)器（0000HFFFFH），不管是否有內(nèi)部程序存儲(chǔ)器。當(dāng)/EA端保持高電平時(shí)，此間內(nèi)部程序存儲(chǔ)器。在FLASH編程期間，此引腳也用于施加5V編程電源（VPP）。 XTAL1：反向振蕩放大器的輸入及內(nèi)部時(shí)鐘工作電路的輸入。XTAL2：來自反向振蕩器的輸出。⑵ 振蕩器特性：XTAL1和XTAL2分別為反向放大器的輸入和輸出。該反向放大器可以配置為片內(nèi)振蕩器。石晶振蕩和陶瓷振蕩均可采用。如采用外部時(shí)鐘源驅(qū)動(dòng)器件，XTAL2應(yīng)不接。有余輸入至內(nèi)部時(shí)鐘信號(hào)要通過一個(gè)二分頻觸發(fā)器，因此對(duì)外部時(shí)鐘信號(hào)的脈寬無圖任何要求，但必須保證脈沖的高低電平要求的寬度。⑶ MCS51單片機(jī)的內(nèi)部結(jié)構(gòu)如圖614所示。89C51單片機(jī)包含中央處理器、程序存儲(chǔ)器(ROM)、數(shù)據(jù)存儲(chǔ)器(RAM)、定時(shí)/計(jì)數(shù)器、并行接口、串行接口和中斷系統(tǒng)等幾大單元及數(shù)據(jù)總線、地址總線和控制總線等三大總線[14]。① 中央處理器中央處理器(CPU)是整個(gè)單片機(jī)的核心部件，是8位數(shù)據(jù)寬度的處理器，能處理8位二進(jìn)制數(shù)據(jù)或代碼，CPU負(fù)責(zé)控制、指揮和調(diào)度整個(gè)單元系統(tǒng)協(xié)調(diào)的工作，完成 614 MCS51內(nèi)部結(jié)構(gòu)運(yùn)算和控制輸入輸出功能等操作。② 數(shù)據(jù)存儲(chǔ)器（RAM）89C51內(nèi)部有128個(gè)8位用戶數(shù)據(jù)存儲(chǔ)單元和128個(gè)專用寄存器單元，它們是統(tǒng)一編址的，專用寄存器只能用于存放控制指令數(shù)據(jù)，用戶只能訪問，而不能用于存放用戶數(shù)據(jù)，所以，用戶能使用的的RAM只有128個(gè)，可存放讀寫的數(shù)據(jù)，運(yùn)算的中間結(jié)果或用戶定義的字型表。③ 程序存儲(chǔ)器89C51共有4096個(gè)E2PROM，用于存放用戶程序，原始數(shù)據(jù)或表格。④ 定時(shí)/計(jì)數(shù)器89C51有兩個(gè)16位的可編程，以實(shí)現(xiàn)定時(shí)或計(jì)數(shù)產(chǎn)生中斷用于控制程序轉(zhuǎn)向。⑤ 并行輸入輸出口89C51共有4組8位