【正文】 的地址和數(shù)據(jù)傳送端口，它是開漏極的端口，因此必須接一個(gè)上拉電阻到VCC。⑸ 總線競爭的仲裁　總線上可能掛接有多個(gè)器件，有時(shí)會(huì)發(fā)生兩個(gè)或多個(gè)主器件同時(shí)想占用總線的情況。方向位為“0”表示發(fā)送，即主器件把信息寫到所選擇的從器件；方向位為“1”表示主器件將從從器件讀信息。其后，第一個(gè)結(jié)束高電平期的器件又將SCL線拉成低電平。SDA和SCL均為雙向I/O線，通過上拉電阻接正電源。它通過SDA（串行數(shù)據(jù)線）及SCL（串行時(shí)鐘線）兩根線在連到總線上的器件之間傳送信息，并根據(jù)地址識別每個(gè)器件：不管是單片機(jī)、存儲(chǔ)器、LCD驅(qū)動(dòng)器還是鍵盤接口[11]。接小容量高頻電容以抑制芯片自激，輸出引腳端連接高頻電容以減小高頻噪聲[10]。振蕩器中心頻率不穩(wěn)主要由溫度、濕度、直流電源等外界因素引起，其變化是緩慢的，鎖相環(huán)路只對VCO平均中心頻率不穩(wěn)定所引起的分量（處于低通濾波器通帶之內(nèi)）起作用，使其中心頻率鎖定在設(shè)定的頻率上。5腳接收單片機(jī)的串行數(shù)據(jù)，該數(shù)據(jù)為12腳反饋頻率FMOSC提供分頻系數(shù)N，內(nèi)部標(biāo)準(zhǔn)頻率由串行數(shù)據(jù)位中的R0、RR2的取直確定。數(shù)據(jù)和狀態(tài)字共32位，從低位到高位依次排列為：D0、D1……D 15 、圖66 CLK、DATA、CE的邏輯關(guān)系P0、PP2 、*、*、*、*、CT、R0、RR S、PS、*、GT、TS。在內(nèi)部結(jié)構(gòu)中，移位鎖存器作用是把單片機(jī)送來的32位串行數(shù)據(jù)送入鎖存器后進(jìn)行串并轉(zhuǎn)換，其中16位控制可編程分頻器，3位控制參考分頻器，其余為內(nèi)部控制字。⑵ 電感切換電路為了擴(kuò)大頻率的帶寬，通過切換電源來切換電感。壓控振蕩器主要由壓控振蕩芯片MC1648和變?nèi)荻D63 壓控振蕩電路極管MV209以及諧振回路構(gòu)成。它的特性可用瞬時(shí)振蕩頻率與控制電壓υC之間的關(guān)系曲線來表示，如圖61所示。這一過程叫做捕捉過程。 鑒相器的時(shí)序圖當(dāng)與 的關(guān)系為。在這里用表示基準(zhǔn)頻率振蕩器頻率，則表示VCO的頻率。此電路可以很好地選擇所需頻率信號，抑制雜散分量，并且避免了大量的濾波器，采用大規(guī)模的集成芯片，與前兩種方案相比可以簡化頻率合成部分的設(shè)計(jì)，有利于集成化和小型化。但系統(tǒng)中需要用大量的混頻器、濾波器等，體積大，易產(chǎn)生過多雜散分量，而且成本高、安裝調(diào)試都比較困難。該方法實(shí)現(xiàn)簡單，但是調(diào)試?yán)щy，而且輸出頻率不易靈活控制[1]。頻率合成器是從一個(gè)參考頻率中產(chǎn)生多種頻率的器件?；陬l率合成器的這以一特點(diǎn)，利用鎖相式頻率合成技術(shù)，可以制作高穩(wěn)定度、寬頻帶的正弦波信號發(fā)生器。方案2：采用壓控振蕩器和變?nèi)荻O管，及一個(gè)LC諧振回路構(gòu)成變?nèi)荻O管壓控振蕩器。晶振諧波發(fā)生器分頻器倍頻器混頻器fOut2fOut3fOut1圖32 直接式頻率合成方案2：采用模擬鎖相式頻率合成器技術(shù)，通過環(huán)路分頻器降頻，將VCO的頻率降低，與參考頻率進(jìn)行鑒相。頻率合成采用大規(guī)模集成PLL芯片BU2614，VCO選用MC1648； 綜上所述，選擇方案3即采用大規(guī)模PLL芯片BU2614和其他芯片構(gòu)成數(shù)字鎖相環(huán)式頻率合成器。當(dāng)壓控振蕩器的頻率由于某種原因而發(fā)生變化時(shí)，必然相應(yīng)地產(chǎn)生相位的變化。也就是VCO振蕩頻率低于時(shí)的狀態(tài)。系統(tǒng)能捕捉最大的頻率失諧范圍稱為捕捉帶或捕捉范圍。圖上的中心頻率是在沒有外加控制電壓時(shí)的固有頻率。MC1648需要外接一個(gè)由電感和電容組成的并聯(lián)諧振回路[5]。圖64是開關(guān)二級管切換頻段電路圖?？删幊谭诸l器按照16位數(shù)據(jù)的控制要求，把 focs振蕩頻率信號經(jīng)過參考分頻之后的頻率信號fd與fr在PD中進(jìn)行比較，當(dāng) fd不等于fr時(shí)由PD輸出電壓VD控制VCO，使 focs穩(wěn)定在確定頻率上。其中D0到D 1表示可變分頻比的16位二進(jìn)制數(shù)；*表示與控制不相關(guān)的位，可為1 或0；參考分頻器產(chǎn)生的標(biāo)準(zhǔn)頻率由R0、RR2三位數(shù)據(jù)控制，控制關(guān)系如表61所示。該設(shè)計(jì)選擇R0、RR2 為000或110。因此，輸出的調(diào)頻波的中心頻率穩(wěn)定度很高[8]。 存儲(chǔ)電路設(shè)計(jì) AT24C02管腳介紹AT24C02是美國ATMEL公司的低功耗CMOS串行EEPROM，它是內(nèi)含2568位存儲(chǔ)空間，具有工作電壓寬（～）、擦寫次數(shù)多（大于10000次）、寫入速度快（小于10ms）等特點(diǎn)。 I2C總線的特性⑴ I2C總線的基本結(jié)構(gòu)　采用I2C總線標(biāo)準(zhǔn)的單片機(jī)或I2C器件，其內(nèi)部不僅有I2C接口電路，而且將內(nèi)部各單元電路按功能劃分為若干相對獨(dú)立的模塊，通過軟件尋址實(shí)現(xiàn)片選，減少了器件片選線的連接。當(dāng)總線空閑時(shí)，兩根線都是高電平。這樣就在SCL線上產(chǎn)生一個(gè)同步時(shí)鐘。開始信號后，系統(tǒng)中的各個(gè)器件將自己的地址和主器件送到總線上的地址進(jìn)行比較，如果與主器件發(fā)送到總線上的地址一致，則該器件即為被主器件尋址的器件，其接收信息還是發(fā)送信息則由第8位(R/W)確定。例如，多單片機(jī)系統(tǒng)中，可能在某一時(shí)刻有兩個(gè)單片機(jī)要同時(shí)向總線發(fā)送數(shù)據(jù)，這種情況叫做總線競爭。它讀寫操作是通過單片機(jī)的控制來實(shí)現(xiàn)的[12]。在FIASH編程時(shí)，P0口作為原碼輸入口，當(dāng)FIASH進(jìn)行校驗(yàn)時(shí)，P0輸出原碼，此時(shí)P0外部必須被拉高。P2口當(dāng)用于外部程序存儲(chǔ)器或16位地址外部數(shù)據(jù)存儲(chǔ)器進(jìn)行存取時(shí)，P2口輸出地址的高八位。常見復(fù)位電路如圖613所示。當(dāng)/EA端保持高電平時(shí)，此間內(nèi)部程序存儲(chǔ)器。有余輸入至內(nèi)部時(shí)鐘信號要通過一個(gè)二分頻觸發(fā)器，因此對外部時(shí)鐘信號的脈寬無圖任何要求，但必須保證脈沖的高低電平要求的寬度。單片機(jī)的結(jié)構(gòu)有兩種類型，一種是程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器分開的形式，即哈佛(Harvard)結(jié)構(gòu)，另一種是采用通用計(jì)算機(jī)廣泛使用的程序存儲(chǔ)器與數(shù)據(jù)存儲(chǔ)器合二為一的結(jié)構(gòu)，即普林斯頓(Princeton)結(jié)構(gòu)。分頻比可通過按鍵來調(diào)整。調(diào)整頻率時(shí)，可通過按鍵來實(shí)現(xiàn)，根據(jù)調(diào)用不同的子程序可以完成分頻比加一、加十、減一、減十，當(dāng)復(fù)位鍵按下時(shí)，顯示的頻率為50MHz。 本設(shè)計(jì)的優(yōu)點(diǎn)是，通過切換電感可擴(kuò)大鎖相環(huán)的帶寬，實(shí)現(xiàn)25MHz到110MHz可調(diào)的頻率，結(jié)果滿足設(shè)計(jì)要求。隨著無線通信技術(shù)的發(fā)展，PLL信號源的應(yīng)用也會(huì)越來越廣泛。同時(shí)，此次畢業(yè)設(shè)計(jì)也是對我的綜合素質(zhì)的一種鍛煉和培養(yǎng)，使之能更加耐心、細(xì)致、謹(jǐn)慎、科學(xué)地思考遇到的難題，同時(shí)鍛煉了創(chuàng)新能力。50h57hVSDA EQU 。 EEPROM尋址字節(jié)讀 ORG 0000H AJMP START ORG 0030HSTART: MOV SP,80H MOV R4,08H 。DIGAO JC JIA1S MOV A,30H CLR C SUBB A,0F0H JC JIA1S SETB MOV 30H,070H MOV 31H,08H MOV 32H,00H MOV 33H,80H LCALL PUTBIT LCALL VIICWRITE AJMP ANJIANJIA1S: CLR C MOV A,30H ADD A,20 MOV 30H,A MOV A,31H ADDC A,00H MOV 31H,A LCALL PUTBIT LCALL VIICWRITE AJMP ANJIANGAOJIAYIS: MOV A,31H CLR C SUBB A,12H 。 BCDST: MOV R7,18H CLR C MOV 39H,00H MOV 38H,00H MOV 37H,00HKKK: MOV A,34H RLC A MOV 34H,A MOV A,35H RLC A MOV 35H,A MOV A,36H RLC A MOV 36H,A MOV A,37H ADDC A,37H DA A MOV 37H,A MOV A,38H ADDC A,38H DA A MOV 38H,A MOV A,39H ADDC A,39H DA A MOV 39H,A DJNZ R7,KKK MOV A,39H ANL A,0FH MOV 56H,A MOV A,39H SWAP A ANL A,0FH MOV 57H,A MOV A,38H ANL A,0FH MOV 54H,A MOV A,38H SWAP A ANL A,0FH MOV 55H,A MOV A,37H ANL A,0FH MOV 52H,A MOV A,37H SWAP A ANL A,0FH MOV 53H,A MOV 51H,00H MOV 50H,00H LCALL DISP NOP NOP RETDISP: MOV A,57H ADD A,70H MOV P2,A LCALL DELAY MOV A,56H ADD A,60H MOV P2,A CALL DELAY MOV A,55H ADD A,50H MOV P2,A CALL DELAY MOV A,54H ADD A,40H MOV P2,A CALL DELAY MOV A,53H ADD A,30H MOV P2,A CALL DELAY MOV A,52H ADD A,20H MOV P2,A CALL DELAY MOV A,51H ADD A,10H MOV P2,A CALL DELAY MOV A,50H ADD A,00H MOV P2,A CALL DELAY MOV P2,0FFH RET。VIICREAD 。***************************************PUTBIT: SETB LCALL DELAY1 M