freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

基于vhdl的數(shù)字鐘動態(tài)掃描顯示電路設(shè)計(jì)-文庫吧

2024-10-18 08:37 本頁面


【正文】 過 38譯碼器譯碼作為 24選 4數(shù)據(jù)選擇器的片選信號,從 6組輸入的 BCD碼數(shù)據(jù)中選出一組 BCD碼,經(jīng)過 BCD七段顯示譯碼器譯碼后去控制 LED七段數(shù)碼管。同時(shí), 24選 4數(shù)據(jù)選擇器一方面從 6路數(shù)據(jù)中選擇出一路 BCD碼數(shù)據(jù),通過七段顯示譯碼器控制數(shù)碼管 a— g管腳;另一方面產(chǎn)生 6個控制信號 sel0, sel1, sel2, sel3, sel4, sel5,通過數(shù)碼掃描 控制器控制 6個 LED 數(shù)碼管中的 6個共陰極端,使每個時(shí)刻只有一個陰極接到高電平,而其余陰極接到低電平,以使每個時(shí)刻 6只數(shù)碼管中只有一只數(shù)碼管工作,即被點(diǎn)亮。在時(shí)鐘脈沖 clk作用下循環(huán)計(jì)數(shù),掃描頻率足夠高的情況下, 6個數(shù)碼管能穩(wěn)定顯示 6個數(shù)碼。 三、 VHDL模塊設(shè)計(jì) ( )語言的基本結(jié)構(gòu) 一個獨(dú)立的設(shè)計(jì)實(shí)體通常包括:實(shí)體( ENTITY)、結(jié)構(gòu)體( ARCHITECTURE)、配置( CONFIGURATION)、包集合( PACKAGE)、和庫( LIBRARY) 5個部分。其中實(shí)體用于描述所設(shè)計(jì)的系統(tǒng)的外部接口信 號;構(gòu)造體用于描述系統(tǒng)內(nèi)部的結(jié)構(gòu)和行為;建立輸入輸出之間的關(guān)系;配置語句安裝具體元件到實(shí)體 — 結(jié)構(gòu)體對,可以被看作是設(shè)計(jì)的零件清單;包集合存放各個設(shè)計(jì)模塊共享的數(shù)據(jù)類型,常數(shù)和子程序等;庫是專門存放預(yù)編譯程序包的地方。 ()各模塊的綜合元件及其結(jié)果仿真圖 七段譯碼器綜合元件如圖二: 圖二、七段譯碼器綜合元件 計(jì)數(shù)器模塊 count6 計(jì)數(shù)器模塊 count6 能產(chǎn)生六進(jìn)制計(jì)數(shù)信號,即循環(huán)產(chǎn)生 3 位二進(jìn)制數(shù) 000— 101。六進(jìn)制計(jì)數(shù)模塊的綜合元件及其仿真圖分別如圖三、圖四: 圖三、六進(jìn)制計(jì)數(shù)器綜合元件圖 圖四、六進(jìn)制計(jì)數(shù)器仿真圖 38譯碼器模塊 decode38 38 譯碼器模塊將輸入的 3 位二進(jìn)制 000— 101 進(jìn)行譯碼,對每一組二進(jìn)制數(shù),使得只有一路有輸出,產(chǎn)生的信號成為數(shù)據(jù)選擇器的片選信號。 38譯碼器模塊 decode38的綜合元件及其仿真圖分別如圖五、圖六: 圖五、 38譯碼器綜合元件圖 圖六、 38譯碼器程序仿真圖 24選 4數(shù)據(jù)選擇器和數(shù)碼掃描控制器模塊 L24xuan4c 數(shù)據(jù)選擇器在片選信號的控制下,對輸入的數(shù)據(jù)只選擇 一組數(shù)據(jù)輸出,同時(shí)還產(chǎn)生控制數(shù)碼管的片選信號 sel。 24選 4數(shù)據(jù)選擇器和數(shù)碼掃描控制器模塊 L24xuan4c的綜合元件及其仿真圖分別如圖七、圖八: 圖七、 24選 4數(shù)據(jù)選擇器綜合元件圖 圖八、 24選 4數(shù)據(jù)選擇器程序仿真圖 動態(tài)掃描電路的頂層文件 在各個模塊設(shè)計(jì)完成后就可對整個動態(tài)掃描電路進(jìn)行設(shè)計(jì)。在利用層次化設(shè)計(jì)方式下,調(diào)入已設(shè)計(jì)好的存放在用戶庫中的六進(jìn)制計(jì)數(shù)器, 38譯碼器, 24選 4數(shù)據(jù)選擇器以及七段譯碼顯示器模塊。并按下圖進(jìn)行連接構(gòu)成動態(tài)掃描電路的頂層文件,通過編譯,仿真,可得其仿真波形,如圖九。 圖九、總體設(shè)計(jì)仿真圖 ()數(shù)字鐘的動態(tài)掃描總體電路圖如圖十所示: 圖十、動態(tài)掃描電路的總體電路圖 結(jié)束語: VHDL層次化設(shè)計(jì)是分層次,分模塊地進(jìn)行描述。“自頂向下”的設(shè)計(jì)方法有以下幾個明顯的優(yōu)點(diǎn): 對設(shè)計(jì)的描述由上而下,有粗略到詳細(xì),符合人們常規(guī)思維習(xí)慣。 高層次設(shè)計(jì)與器件無關(guān),便于將設(shè)計(jì)結(jié)果在各種集成電路或者 PLD之間移植。
點(diǎn)擊復(fù)制文檔內(nèi)容
公司管理相關(guān)推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號-1