【正文】 者進(jìn)行升級(jí)。要實(shí)現(xiàn)這一點(diǎn)，只需要通過(guò)因特網(wǎng)將新的編程文件上載到PLD就可以在系統(tǒng)中創(chuàng)建出新的硬件邏輯[3]?？删幊踢壿嬈骷膬煞N類型是現(xiàn)場(chǎng)可編程門陣列（FPGA）和復(fù)雜可編程邏輯器件（CPLD）。在這兩類可編程邏輯器件中，F(xiàn)PGA采用了邏輯單元陣列LCA（LogicCellArray）這樣一個(gè)新概念，內(nèi)部包括可配置邏輯模塊CLB（ConfigurableLogicBlock）、輸出輸入模塊IOB（InputOutputBlock）和內(nèi)部連線（Interconnect）三個(gè)部分。FPGA的基本特點(diǎn)主要有： 1．采用FPGA設(shè)計(jì)ASIC電路，用戶不需要投片生產(chǎn)就能得到合適芯片。2．FPGA可做其它全定制或半定制ASIC電路的中試樣片。 3．FPGA內(nèi)部有豐富的觸發(fā)器和I／O引腳。4．FPGA是ASIC電路中設(shè)計(jì)周期最短、開(kāi)發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的器件之一。 5．FPGA采用高速CHMOS工藝，功耗低，可以與CMOS、TTL電平兼容。FPGA提供了最高的邏輯密度、最豐富的特性和最高的性能?，F(xiàn)在最新的FPGA器件，如XilinxVirtex?系列中的部分器件，可提供八百萬(wàn)“系統(tǒng)門”（相對(duì)邏輯密度）。這些先進(jìn)的器件還提供諸如內(nèi)建的硬連線處理器（如IBMPowerPC）、大容量存儲(chǔ)器、時(shí)鐘管理系統(tǒng)等特性，并支持多種最新的超快速器件至器件（devicetodevice）信號(hào)技術(shù)。FPGA被應(yīng)用于范圍廣泛的領(lǐng)域中，從數(shù)據(jù)處理和存儲(chǔ)直到儀器儀表、電信和數(shù)字信號(hào)處理。 與此相比，CPLD提供的邏輯資源少得多——最高約1萬(wàn)門。但是，CPLD提供了非常好的可預(yù)測(cè)性，因此對(duì)于關(guān)鍵的控制應(yīng)用非常理想。而且CPLD器件（如XilinxCoolRunner?系列）需要的功耗極低，并且價(jià)格低廉，從而使其對(duì)于成本敏感的、電池供電的便攜式應(yīng)用（如移動(dòng)電話和數(shù)字手持助理）非常理想[4]。由于CPLD和FPGA結(jié)構(gòu)上的差異,具有各自的特點(diǎn)：1．CPLD更適合完成各種算法和組合邏輯，F(xiàn)PGA更適合于完成時(shí)序邏輯。換句話說(shuō), FPGA更適合于觸發(fā)器豐富的結(jié)構(gòu),而CPLD更適合于觸發(fā)器有限而乘積項(xiàng)豐富的結(jié)構(gòu)。2．CPLD的連續(xù)式布線結(jié)構(gòu)決定了它的時(shí)序延遲是均勻的和可預(yù)測(cè)的,而FPGA的分段式布線結(jié)構(gòu)決定了其延遲的不可預(yù)測(cè)性。3．在編程上FPGA比CPLD具有更大的靈活性。CPLD通過(guò)修改具有固定內(nèi)連電路的邏輯功能來(lái)編程,FPGA主要通過(guò)改變內(nèi)部連線的布線來(lái)編程。 FPGA可在邏輯門下編程,而CPLD是在邏輯塊下編程。4．FPGA的集成度比CPLD高,具有更復(fù)雜的布線結(jié)構(gòu)和邏輯實(shí)現(xiàn)。5．CPLD比FPGA使用起來(lái)更方便。CPLD的編程采用E2PROM或FASTFLASH技術(shù),無(wú)需外部存儲(chǔ)器芯片,使用簡(jiǎn)單。而FPGA的編程信息需存放在外部存儲(chǔ)器上,使用方法復(fù)雜。6．CPLD的速度比FPGA快,并且具有較大的時(shí)間可預(yù)測(cè)性。這是由于FPGA是門級(jí)編程,并且CLB之間采用分布式互聯(lián),而CPLD是邏輯塊級(jí)編程,并且其邏輯塊之間的互聯(lián)是集總式的。7．在編程方式上, CPLD主要是基于E2PROM或FLASH存儲(chǔ)器編程,編程次數(shù)可達(dá)1萬(wàn)次,優(yōu)點(diǎn)是系統(tǒng)斷電時(shí)編程信息也不丟失。CPLD又可分為在編程器上編程和在系統(tǒng)編程兩類。FPGA大部分是基于SRAM編程,編程信息在系統(tǒng)斷電時(shí)丟失,每次上電時(shí),需從器件外部將編程數(shù)據(jù)重新寫入SRAM中。其優(yōu)點(diǎn)是可以編程任意次,可在工作中快速編程,從而實(shí)現(xiàn)板級(jí)和系統(tǒng)級(jí)的動(dòng)態(tài)配置。8．CPLD保密性好, FPGA保密性差。9．一般情況下, FPGA的功耗要比CPLD大,且集成度越高越明顯[5]。過(guò)去幾年時(shí)間里，可編程邏輯供應(yīng)商取得了巨大的技術(shù)進(jìn)步，以致現(xiàn)在PLD被眾多設(shè)計(jì)人員視為是邏輯解決方案的當(dāng)然之選。能夠?qū)崿F(xiàn)這一點(diǎn)的重要原因之一是像賽靈思這樣的PLD供應(yīng)商是“無(wú)晶圓制造廠”企業(yè)，并不直接擁有芯片制造工廠，賽靈思將芯片制造工作外包給聯(lián)華電子（UMC）和東芝，他們是芯片制造行業(yè)的領(lǐng)導(dǎo)廠商。這一策略使賽靈思可以集中精力設(shè)計(jì)新產(chǎn)品結(jié)構(gòu)、軟件工具和IP核心，同時(shí)還可以利用最先進(jìn)的半導(dǎo)體制造工藝技術(shù)。先進(jìn)的工藝技術(shù)在一系列關(guān)鍵領(lǐng)域?yàn)镻LD提供了幫助：更快的性能、集成更多功能、降低功耗和成本等。目前賽靈思提供采用先進(jìn)的90nm和65nm工藝生產(chǎn)的可編程邏輯器件，它們都是業(yè)界最領(lǐng)先的工藝。例如，僅僅數(shù)年前，最大規(guī)模的FPGA器件也僅僅為數(shù)萬(wàn)系統(tǒng)門，工作在40MHz。過(guò)去的FPGA也相對(duì)較貴，當(dāng)時(shí)最先進(jìn)的FPGA器件大約要150美元。然而，今天具有最先進(jìn)特性的FPGA可提供百萬(wàn)門的邏輯容量、工作300MHz，成本低至不到10美元，并且還提供了更高水平的集成特性，如處理器和存儲(chǔ)器。 同樣重要的是，PLD現(xiàn)在有越來(lái)越多的核心技術(shù)（IP）庫(kù)的支持用戶可利用這些預(yù)定義和預(yù)測(cè)試的軟件模塊在PLD內(nèi)迅速實(shí)現(xiàn)系統(tǒng)功能。IP核心包括從復(fù)雜數(shù)字信號(hào)處理算法和存儲(chǔ)器控制器直到總線接口和成熟的軟件微處理器在內(nèi)的一切。此類IP核心為客戶節(jié)約了大量時(shí)間和費(fèi)用，否則，用戶可能需要數(shù)月的時(shí)間才能實(shí)現(xiàn)這些功能，而且還會(huì)進(jìn)一步延遲產(chǎn)品推向市間[6]。 本文首先介紹了FPGA相關(guān)的背景知識(shí)以及FPGA的基本結(jié)構(gòu)和工作原理，闡述了數(shù)字系統(tǒng)的構(gòu)造方法和流程，從而為應(yīng)用FPGA構(gòu)建數(shù)字系統(tǒng)打下基礎(chǔ)。同時(shí)具體介紹了構(gòu)成電子鐘主要功能模塊特性與功能，在此基礎(chǔ)上給出電子鐘系統(tǒng)的設(shè)計(jì)方法和設(shè)計(jì)過(guò)程，這其中包括電子鐘的總體框圖架構(gòu)，各模塊的模擬仿真及其分析。最后，結(jié)合此次設(shè)計(jì)的親身經(jīng)歷，對(duì)FPGA技術(shù)進(jìn)行簡(jiǎn)單的總結(jié)。第2章 FPGA基本結(jié)構(gòu)及數(shù)字系統(tǒng)設(shè)計(jì)原理自1985年Xilinx公司推出第一片現(xiàn)場(chǎng)可編程邏輯門陣列即FPGA至今，F(xiàn)PGA已經(jīng)經(jīng)歷了20余年的發(fā)展歷史。在這20多年的發(fā)展過(guò)程中，以FPGA為代表的數(shù)字系統(tǒng)現(xiàn)場(chǎng)集成技術(shù)取得了驚人發(fā)展：FPGA從最初的1200個(gè)可利用門，發(fā)展到20世紀(jì)90年代的25萬(wàn)個(gè)可利用門，進(jìn)入2000年以后，國(guó)際上著名的FPGA廠商Altera公司和Xilinx公司相繼推出了數(shù)百萬(wàn)個(gè)可利用門的單片F(xiàn)PGA芯片，將FPGA的集成度提高到了一個(gè)新的水平。 FPGA的基本結(jié)構(gòu)及工作原理FPGA的基本結(jié)構(gòu)由6部分組成，分別為可編程輸入/輸出單元、基本可編程邏輯單元、嵌入式塊RAM、豐富的布線資源、底層嵌入功能單元和內(nèi)嵌專用硬核等，F(xiàn)PGA的基本結(jié)構(gòu)圖如圖21所示。可編程I/O單元 嵌入式RAM 基本可編程邏輯單元 內(nèi)嵌專用內(nèi)核 底層嵌入 功能單元 布線資源圖21 FPGA的基本結(jié)構(gòu)每個(gè)單元簡(jiǎn)介如下： 1．可編程輸入/輸出單元（I/O單元）目前大多數(shù)FPGA的I/O單元被設(shè)計(jì)為可編程模式，即通過(guò)軟件的靈活配置，可適應(yīng)不同的電器標(biāo)準(zhǔn)與I/O物理特性；可以調(diào)整匹配阻抗特性，上下拉電阻；可以調(diào)整輸出驅(qū)動(dòng)電流的大小等。2．基本可編程邏輯單元FPGA的基本可編程邏輯單元是由查找表（LUT）和寄存器（Register）組成的，查找表完成純組合邏輯功能。FPGA內(nèi)部寄存器可配置為帶同步/異步復(fù)位和置位、時(shí)鐘使能的觸發(fā)器，也可以配置成為鎖存器。FPGA一般依賴寄存器完成同步時(shí)序邏輯設(shè)計(jì)。一般來(lái)說(shuō)，比較經(jīng)典的基本可編程單元的配置是一個(gè)寄存器加一個(gè)查找表，但不同廠商的寄存器和查找表的內(nèi)部結(jié)構(gòu)有一定的差異，而且寄存器和查找表的組合模式也不同。學(xué)習(xí)底層配置單元的LUT和Register比率的一個(gè)重要意義在于器件選型和規(guī)模估算。由于FPGA內(nèi)部除了基本可編程邏輯單元外，還有嵌入式的RAM、PLL或者是DLL，專用的Hard IP Core等，這些模塊也能等效出一定規(guī)模的系統(tǒng)門，所以簡(jiǎn)單科學(xué)的方法是用器件的Register或LUT的數(shù)量衡量。3．嵌入式塊RAM目前大多數(shù)FPGA都有內(nèi)嵌的塊RAM。嵌入式塊RAM可以配置為單端口RAM、雙端口RAM、偽雙端口RAM、CAM、FIFO等存儲(chǔ)結(jié)構(gòu)。CAM，即為內(nèi)容地址存儲(chǔ)器。寫入CAM的數(shù)據(jù)會(huì)和其內(nèi)部存儲(chǔ)的每一個(gè)數(shù)據(jù)進(jìn)行比較，并返回與端口數(shù)據(jù)相同的所有內(nèi)部數(shù)據(jù)的地址。簡(jiǎn)單的說(shuō)，RAM是一種寫地址，讀數(shù)據(jù)的存儲(chǔ)單元；CAM與RAM恰恰相反。除了塊RAM，Xilinx和Lattice的FPGA還可以靈活地將LUT配置成RAM、ROM、FIFO等存儲(chǔ)結(jié)構(gòu)。4．豐富的布線資源布線資源連通FPGA內(nèi)部所有單元，連線的長(zhǎng)度和工藝決定著信號(hào)在連線上的驅(qū)動(dòng)能力和傳輸速度。布線資源的劃分：(1) 全局性的專用布線資源：以完成器件內(nèi)部的全局時(shí)鐘和全局復(fù)位/置位的布線；(2) 長(zhǎng)線資源：用以完成器件Bank間的一些高速信號(hào)和一些第二全局時(shí)鐘信號(hào)的布線。(3) 短線資源：用來(lái)完成基本邏輯單元間的邏輯互連與布線； (4) 其他：在邏輯單元內(nèi)部還有著各種布線資源和專用時(shí)鐘、復(fù)位等控制信號(hào)線。由于在設(shè)計(jì)過(guò)程中，往往由布局布線器自動(dòng)根據(jù)輸入的邏輯網(wǎng)表的拓?fù)浣Y(jié)構(gòu)和約束條件選擇可用的布線資源連通所用的底層單元模塊，所以常常忽略布線資源。其實(shí)布線資源的優(yōu)化與使用和實(shí)現(xiàn)結(jié)果有直接關(guān)系。 (5) 底層嵌入功能單元[7] 查找表（LookUpTable)簡(jiǎn)稱為L(zhǎng)UT，LUT本質(zhì)上就是一個(gè)RAM。目前FPGA中多使用4輸入的LUT，所以每一個(gè)LUT可以看成一個(gè)有4位地址線的16x1的RAM。當(dāng)用戶通過(guò)原理圖或HDL語(yǔ)言描述了一個(gè)邏輯電路，PLD/FPGA開(kāi)發(fā)軟件會(huì)自動(dòng)計(jì)算邏輯電路的所有可能的結(jié)果，并把結(jié)果事先寫入RAM，這樣，每輸入一個(gè)信號(hào)進(jìn)行邏輯運(yùn)算就等于輸入一個(gè)地址進(jìn)行查表，找出地址對(duì)應(yīng)的內(nèi)容，然后輸出即可?；诓檎冶恚↙UT）的FPGA的結(jié)構(gòu)如圖22所示。圖22 基于查找表（LUT）的FPGA的結(jié)構(gòu)由于LUT主要適合SRAM工藝生產(chǎn)，所以目前大部分FPGA都是基于SRAM工藝的，而SRAM工藝的芯片在掉電后信息就會(huì)丟失，一定需要外加一片專用配置芯片，在上電的時(shí)候，由這個(gè)專用配置芯片把數(shù)據(jù)加載到FPGA中，然后FPGA就可以正常工作，由于配置時(shí)間很短，不會(huì)影響系統(tǒng)正常工作。也有少數(shù)FPGA采用反熔絲或Flash工藝，對(duì)這種FPGA，就不需要外加專用的配置芯片。以圖23電路所示。圖 23 FPGA邏輯實(shí)現(xiàn)原理A,B,C,D由FPGA芯片的管腳輸入后進(jìn)入可編程連線，然后作為地址線連到到LUT，LUT中已經(jīng)事先寫入了所有可能的邏輯結(jié)果，通過(guò)地址查找到相應(yīng)的數(shù)據(jù)然后輸出，這樣組合邏輯就實(shí)現(xiàn)了。 該電路中D觸發(fā)器是直接利用LUT后面D觸發(fā)器來(lái)實(shí)現(xiàn)。時(shí)鐘信號(hào)CLK由I/O腳輸入后進(jìn)入芯片內(nèi)部的時(shí)鐘專用通道，直接連接到觸發(fā)器的時(shí)鐘端。觸發(fā)器的輸出與I/O腳相連，把結(jié)果輸出到芯片管腳。這樣PLD就完成了圖23所示電路的功能。（以上這些步驟都是由軟件自動(dòng)完成的，不需要人為干預(yù)）這個(gè)電路是一個(gè)很簡(jiǎn)單的例子，只需要一個(gè)LUT加上一個(gè)觸發(fā)器就可以完成。對(duì)于一個(gè)LUT無(wú)法完成的電路，就需要通過(guò)進(jìn)位邏輯將多個(gè)單元相連，這樣FPGA就可以實(shí)現(xiàn)復(fù)雜的邏輯[8]。 FPGA的工作原理FPGA中實(shí)現(xiàn)各種組合邏輯功能的原理是，通過(guò)對(duì)各存儲(chǔ)器單元的編程，來(lái)控制門陣列中的開(kāi)與關(guān)，從而實(shí)現(xiàn)不同的邏輯功能。編程過(guò)程實(shí)際上是對(duì)個(gè)存儲(chǔ)單元寫入數(shù)據(jù)的過(guò)程，這些數(shù)據(jù)也稱為編程數(shù)據(jù)。存儲(chǔ)單元中的編程數(shù)據(jù)一旦確定，門陣列的邏輯關(guān)系也就確定了。在上述門陣列的基礎(chǔ)上增加些觸發(fā)器，便可構(gòu)成即可實(shí)現(xiàn)組合邏輯功能又可實(shí)現(xiàn)時(shí)序邏輯功能的基本邏輯單元電路。FPGA中就是由很多類似這樣的基本邏輯單元來(lái)完成各種復(fù)雜邏輯功能的。所謂數(shù)字系統(tǒng)的設(shè)計(jì)，就是用規(guī)范的和形式化的方式做出正確的系統(tǒng)邏輯功能的描述，詳細(xì)反應(yīng)系統(tǒng)的邏輯進(jìn)程和具體的邏輯運(yùn)算操作，并選用具體的電路來(lái)實(shí)現(xiàn)所描述的系統(tǒng)邏輯。數(shù)字系統(tǒng)能夠完成存儲(chǔ)、處理、和傳輸數(shù)字信息的功能。數(shù)字系統(tǒng)主要由數(shù)據(jù)處理器和控制器兩部分組成。大型的數(shù)字系統(tǒng)還可以包含若干的子系統(tǒng)，其結(jié)構(gòu)如下圖所示。圖中數(shù)據(jù)處理器由寄存器和組合電路組成，寄存器用于暫存信息；組合電路實(shí)現(xiàn)對(duì)數(shù)據(jù)的加工和處理?？刂破鹘邮芡獠枯斎胄盘?hào)和各個(gè)邏輯功能部件或子系統(tǒng)的反饋輸入信號(hào)，進(jìn)行處理后，發(fā)出各種控制命令，用來(lái)控制各邏輯功能部件或子系統(tǒng)（對(duì)于由若干字系統(tǒng)組成的數(shù)字系統(tǒng)而言）協(xié)調(diào)的工作，實(shí)現(xiàn)整個(gè)數(shù)字系統(tǒng)的復(fù)雜功能。數(shù)字系統(tǒng)的組成流程圖如圖24所示。圖 24 數(shù)字系統(tǒng)的組成隨著數(shù)字集成技術(shù)和計(jì)算機(jī)技術(shù)的發(fā)展，數(shù)字系統(tǒng)設(shè)計(jì)的理論和方法也在不斷的發(fā)展和變化。數(shù)字系統(tǒng)的實(shí)現(xiàn)方法經(jīng)歷了由分立元件、小規(guī)模集成電路、中規(guī)模集成電路、大規(guī)模集成電路、到超大規(guī)模集成電路的過(guò)程。傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)方法是利用真值表、卡諾圖、狀態(tài)方程組、狀態(tài)轉(zhuǎn)換圖等描述工具建立系統(tǒng)模型進(jìn)行系統(tǒng)設(shè)計(jì)的方法。對(duì)于一個(gè)比較復(fù)雜的數(shù)字系統(tǒng)，由于它的輸入變量數(shù)、輸出變量數(shù)和內(nèi)部狀態(tài)變量數(shù)很多，如果用常規(guī)的工具（如真值表、卡諾圖、狀態(tài)方程等）和傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)方法來(lái)描述和設(shè)計(jì)將十分困難，有時(shí)甚至無(wú)法進(jìn)行，因此必須尋求從系統(tǒng)總體出發(fā)。這樣的數(shù)字系統(tǒng)設(shè)計(jì)方法有多種，常用的有自頂向下法和自底向上法等。1．自頂向下法自頂向下法（from top to down）是一種從抽象定義到具體實(shí)現(xiàn)，從高層次到低層次逐步求精的分層次、分模塊的設(shè)計(jì)方法，它是數(shù)字系統(tǒng)設(shè)計(jì)中最常用的方法之一。該設(shè)計(jì)方法的具體實(shí)施過(guò)程是：首先根據(jù)系統(tǒng)的總體功能要求，進(jìn)行系統(tǒng)級(jí)設(shè)計(jì)；然后按照一定的標(biāo)準(zhǔn)將整個(gè)系統(tǒng)劃分成若干子系統(tǒng)；接著將各個(gè)子系統(tǒng)劃分為若干功能模塊，針對(duì)各模塊進(jìn)行邏輯電路設(shè)計(jì)。在對(duì)系統(tǒng)進(jìn)行劃分時(shí)需要注意子系統(tǒng)的數(shù)目是否合適。子系統(tǒng)劃分的太少，則失去了模塊化設(shè)計(jì)的特點(diǎn)；子系統(tǒng)劃分的太多，則系統(tǒng)之間的連接過(guò)于復(fù)雜，容易出錯(cuò)。子系統(tǒng)設(shè)計(jì)的首要任務(wù)是對(duì)其功能進(jìn)行正確劃分，也就是說(shuō)，能將其正確的劃分為：控制模塊和數(shù)據(jù)處理模塊。數(shù)據(jù)處理模塊的設(shè)計(jì)一般比較簡(jiǎn)單，子系統(tǒng)設(shè)計(jì)的主要任務(wù)是控制器模塊的設(shè)計(jì)。2．自底向上法自底向上法是根據(jù)系統(tǒng)要求，從具