【正文】 者進行升級。要實現(xiàn)這一點，只需要通過因特網(wǎng)將新的編程文件上載到PLD就可以在系統(tǒng)中創(chuàng)建出新的硬件邏輯[3]?？删幊踢壿嬈骷膬煞N類型是現(xiàn)場可編程門陣列（FPGA）和復雜可編程邏輯器件（CPLD）。在這兩類可編程邏輯器件中，F(xiàn)PGA采用了邏輯單元陣列LCA（LogicCellArray）這樣一個新概念，內(nèi)部包括可配置邏輯模塊CLB（ConfigurableLogicBlock）、輸出輸入模塊IOB（InputOutputBlock）和內(nèi)部連線（Interconnect）三個部分。FPGA的基本特點主要有： 1．采用FPGA設計ASIC電路，用戶不需要投片生產(chǎn)就能得到合適芯片。2．FPGA可做其它全定制或半定制ASIC電路的中試樣片。 3．FPGA內(nèi)部有豐富的觸發(fā)器和I／O引腳。4．FPGA是ASIC電路中設計周期最短、開發(fā)費用最低、風險最小的器件之一。 5．FPGA采用高速CHMOS工藝，功耗低，可以與CMOS、TTL電平兼容。FPGA提供了最高的邏輯密度、最豐富的特性和最高的性能。現(xiàn)在最新的FPGA器件，如XilinxVirtex?系列中的部分器件，可提供八百萬“系統(tǒng)門”（相對邏輯密度）。這些先進的器件還提供諸如內(nèi)建的硬連線處理器（如IBMPowerPC）、大容量存儲器、時鐘管理系統(tǒng)等特性，并支持多種最新的超快速器件至器件（devicetodevice）信號技術。FPGA被應用于范圍廣泛的領域中，從數(shù)據(jù)處理和存儲直到儀器儀表、電信和數(shù)字信號處理。 與此相比，CPLD提供的邏輯資源少得多——最高約1萬門。但是，CPLD提供了非常好的可預測性，因此對于關鍵的控制應用非常理想。而且CPLD器件（如XilinxCoolRunner?系列）需要的功耗極低，并且價格低廉，從而使其對于成本敏感的、電池供電的便攜式應用（如移動電話和數(shù)字手持助理）非常理想[4]。由于CPLD和FPGA結構上的差異,具有各自的特點：1．CPLD更適合完成各種算法和組合邏輯，F(xiàn)PGA更適合于完成時序邏輯。換句話說, FPGA更適合于觸發(fā)器豐富的結構,而CPLD更適合于觸發(fā)器有限而乘積項豐富的結構。2．CPLD的連續(xù)式布線結構決定了它的時序延遲是均勻的和可預測的,而FPGA的分段式布線結構決定了其延遲的不可預測性。3．在編程上FPGA比CPLD具有更大的靈活性。CPLD通過修改具有固定內(nèi)連電路的邏輯功能來編程,FPGA主要通過改變內(nèi)部連線的布線來編程。 FPGA可在邏輯門下編程,而CPLD是在邏輯塊下編程。4．FPGA的集成度比CPLD高,具有更復雜的布線結構和邏輯實現(xiàn)。5．CPLD比FPGA使用起來更方便。CPLD的編程采用E2PROM或FASTFLASH技術,無需外部存儲器芯片,使用簡單。而FPGA的編程信息需存放在外部存儲器上,使用方法復雜。6．CPLD的速度比FPGA快,并且具有較大的時間可預測性。這是由于FPGA是門級編程,并且CLB之間采用分布式互聯(lián),而CPLD是邏輯塊級編程,并且其邏輯塊之間的互聯(lián)是集總式的。7．在編程方式上, CPLD主要是基于E2PROM或FLASH存儲器編程,編程次數(shù)可達1萬次,優(yōu)點是系統(tǒng)斷電時編程信息也不丟失。CPLD又可分為在編程器上編程和在系統(tǒng)編程兩類。FPGA大部分是基于SRAM編程,編程信息在系統(tǒng)斷電時丟失,每次上電時,需從器件外部將編程數(shù)據(jù)重新寫入SRAM中。其優(yōu)點是可以編程任意次,可在工作中快速編程,從而實現(xiàn)板級和系統(tǒng)級的動態(tài)配置。8．CPLD保密性好, FPGA保密性差。9．一般情況下, FPGA的功耗要比CPLD大,且集成度越高越明顯[5]。過去幾年時間里，可編程邏輯供應商取得了巨大的技術進步，以致現(xiàn)在PLD被眾多設計人員視為是邏輯解決方案的當然之選。能夠實現(xiàn)這一點的重要原因之一是像賽靈思這樣的PLD供應商是“無晶圓制造廠”企業(yè)，并不直接擁有芯片制造工廠，賽靈思將芯片制造工作外包給聯(lián)華電子（UMC）和東芝，他們是芯片制造行業(yè)的領導廠商。這一策略使賽靈思可以集中精力設計新產(chǎn)品結構、軟件工具和IP核心，同時還可以利用最先進的半導體制造工藝技術。先進的工藝技術在一系列關鍵領域為PLD提供了幫助：更快的性能、集成更多功能、降低功耗和成本等。目前賽靈思提供采用先進的90nm和65nm工藝生產(chǎn)的可編程邏輯器件，它們都是業(yè)界最領先的工藝。例如，僅僅數(shù)年前，最大規(guī)模的FPGA器件也僅僅為數(shù)萬系統(tǒng)門，工作在40MHz。過去的FPGA也相對較貴，當時最先進的FPGA器件大約要150美元。然而，今天具有最先進特性的FPGA可提供百萬門的邏輯容量、工作300MHz，成本低至不到10美元，并且還提供了更高水平的集成特性，如處理器和存儲器。 同樣重要的是，PLD現(xiàn)在有越來越多的核心技術（IP）庫的支持用戶可利用這些預定義和預測試的軟件模塊在PLD內(nèi)迅速實現(xiàn)系統(tǒng)功能。IP核心包括從復雜數(shù)字信號處理算法和存儲器控制器直到總線接口和成熟的軟件微處理器在內(nèi)的一切。此類IP核心為客戶節(jié)約了大量時間和費用，否則，用戶可能需要數(shù)月的時間才能實現(xiàn)這些功能，而且還會進一步延遲產(chǎn)品推向市間[6]。 本文首先介紹了FPGA相關的背景知識以及FPGA的基本結構和工作原理，闡述了數(shù)字系統(tǒng)的構造方法和流程，從而為應用FPGA構建數(shù)字系統(tǒng)打下基礎。同時具體介紹了構成電子鐘主要功能模塊特性與功能，在此基礎上給出電子鐘系統(tǒng)的設計方法和設計過程，這其中包括電子鐘的總體框圖架構，各模塊的模擬仿真及其分析。最后，結合此次設計的親身經(jīng)歷，對FPGA技術進行簡單的總結。第2章 FPGA基本結構及數(shù)字系統(tǒng)設計原理自1985年Xilinx公司推出第一片現(xiàn)場可編程邏輯門陣列即FPGA至今，F(xiàn)PGA已經(jīng)經(jīng)歷了20余年的發(fā)展歷史。在這20多年的發(fā)展過程中，以FPGA為代表的數(shù)字系統(tǒng)現(xiàn)場集成技術取得了驚人發(fā)展：FPGA從最初的1200個可利用門，發(fā)展到20世紀90年代的25萬個可利用門，進入2000年以后，國際上著名的FPGA廠商Altera公司和Xilinx公司相繼推出了數(shù)百萬個可利用門的單片F(xiàn)PGA芯片，將FPGA的集成度提高到了一個新的水平。 FPGA的基本結構及工作原理FPGA的基本結構由6部分組成，分別為可編程輸入/輸出單元、基本可編程邏輯單元、嵌入式塊RAM、豐富的布線資源、底層嵌入功能單元和內(nèi)嵌專用硬核等，F(xiàn)PGA的基本結構圖如圖21所示。可編程I/O單元 嵌入式RAM 基本可編程邏輯單元 內(nèi)嵌專用內(nèi)核 底層嵌入 功能單元 布線資源圖21 FPGA的基本結構每個單元簡介如下： 1．可編程輸入/輸出單元（I/O單元）目前大多數(shù)FPGA的I/O單元被設計為可編程模式，即通過軟件的靈活配置，可適應不同的電器標準與I/O物理特性；可以調(diào)整匹配阻抗特性，上下拉電阻；可以調(diào)整輸出驅動電流的大小等。2．基本可編程邏輯單元FPGA的基本可編程邏輯單元是由查找表（LUT）和寄存器（Register）組成的，查找表完成純組合邏輯功能。FPGA內(nèi)部寄存器可配置為帶同步/異步復位和置位、時鐘使能的觸發(fā)器，也可以配置成為鎖存器。FPGA一般依賴寄存器完成同步時序邏輯設計。一般來說，比較經(jīng)典的基本可編程單元的配置是一個寄存器加一個查找表，但不同廠商的寄存器和查找表的內(nèi)部結構有一定的差異，而且寄存器和查找表的組合模式也不同。學習底層配置單元的LUT和Register比率的一個重要意義在于器件選型和規(guī)模估算。由于FPGA內(nèi)部除了基本可編程邏輯單元外，還有嵌入式的RAM、PLL或者是DLL，專用的Hard IP Core等，這些模塊也能等效出一定規(guī)模的系統(tǒng)門，所以簡單科學的方法是用器件的Register或LUT的數(shù)量衡量。3．嵌入式塊RAM目前大多數(shù)FPGA都有內(nèi)嵌的塊RAM。嵌入式塊RAM可以配置為單端口RAM、雙端口RAM、偽雙端口RAM、CAM、FIFO等存儲結構。CAM，即為內(nèi)容地址存儲器。寫入CAM的數(shù)據(jù)會和其內(nèi)部存儲的每一個數(shù)據(jù)進行比較，并返回與端口數(shù)據(jù)相同的所有內(nèi)部數(shù)據(jù)的地址。簡單的說，RAM是一種寫地址，讀數(shù)據(jù)的存儲單元；CAM與RAM恰恰相反。除了塊RAM，Xilinx和Lattice的FPGA還可以靈活地將LUT配置成RAM、ROM、FIFO等存儲結構。4．豐富的布線資源布線資源連通FPGA內(nèi)部所有單元，連線的長度和工藝決定著信號在連線上的驅動能力和傳輸速度。布線資源的劃分：(1) 全局性的專用布線資源：以完成器件內(nèi)部的全局時鐘和全局復位/置位的布線；(2) 長線資源：用以完成器件Bank間的一些高速信號和一些第二全局時鐘信號的布線。(3) 短線資源：用來完成基本邏輯單元間的邏輯互連與布線； (4) 其他：在邏輯單元內(nèi)部還有著各種布線資源和專用時鐘、復位等控制信號線。由于在設計過程中，往往由布局布線器自動根據(jù)輸入的邏輯網(wǎng)表的拓撲結構和約束條件選擇可用的布線資源連通所用的底層單元模塊，所以常常忽略布線資源。其實布線資源的優(yōu)化與使用和實現(xiàn)結果有直接關系。 (5) 底層嵌入功能單元[7] 查找表（LookUpTable)簡稱為LUT，LUT本質上就是一個RAM。目前FPGA中多使用4輸入的LUT，所以每一個LUT可以看成一個有4位地址線的16x1的RAM。當用戶通過原理圖或HDL語言描述了一個邏輯電路，PLD/FPGA開發(fā)軟件會自動計算邏輯電路的所有可能的結果，并把結果事先寫入RAM，這樣，每輸入一個信號進行邏輯運算就等于輸入一個地址進行查表，找出地址對應的內(nèi)容，然后輸出即可?；诓檎冶恚↙UT）的FPGA的結構如圖22所示。圖22 基于查找表（LUT）的FPGA的結構由于LUT主要適合SRAM工藝生產(chǎn)，所以目前大部分FPGA都是基于SRAM工藝的，而SRAM工藝的芯片在掉電后信息就會丟失，一定需要外加一片專用配置芯片，在上電的時候，由這個專用配置芯片把數(shù)據(jù)加載到FPGA中，然后FPGA就可以正常工作，由于配置時間很短，不會影響系統(tǒng)正常工作。也有少數(shù)FPGA采用反熔絲或Flash工藝，對這種FPGA，就不需要外加專用的配置芯片。以圖23電路所示。圖 23 FPGA邏輯實現(xiàn)原理A,B,C,D由FPGA芯片的管腳輸入后進入可編程連線，然后作為地址線連到到LUT，LUT中已經(jīng)事先寫入了所有可能的邏輯結果，通過地址查找到相應的數(shù)據(jù)然后輸出，這樣組合邏輯就實現(xiàn)了。 該電路中D觸發(fā)器是直接利用LUT后面D觸發(fā)器來實現(xiàn)。時鐘信號CLK由I/O腳輸入后進入芯片內(nèi)部的時鐘專用通道，直接連接到觸發(fā)器的時鐘端。觸發(fā)器的輸出與I/O腳相連，把結果輸出到芯片管腳。這樣PLD就完成了圖23所示電路的功能。（以上這些步驟都是由軟件自動完成的，不需要人為干預）這個電路是一個很簡單的例子，只需要一個LUT加上一個觸發(fā)器就可以完成。對于一個LUT無法完成的電路，就需要通過進位邏輯將多個單元相連，這樣FPGA就可以實現(xiàn)復雜的邏輯[8]。 FPGA的工作原理FPGA中實現(xiàn)各種組合邏輯功能的原理是，通過對各存儲器單元的編程，來控制門陣列中的開與關，從而實現(xiàn)不同的邏輯功能。編程過程實際上是對個存儲單元寫入數(shù)據(jù)的過程，這些數(shù)據(jù)也稱為編程數(shù)據(jù)。存儲單元中的編程數(shù)據(jù)一旦確定，門陣列的邏輯關系也就確定了。在上述門陣列的基礎上增加些觸發(fā)器，便可構成即可實現(xiàn)組合邏輯功能又可實現(xiàn)時序邏輯功能的基本邏輯單元電路。FPGA中就是由很多類似這樣的基本邏輯單元來完成各種復雜邏輯功能的。所謂數(shù)字系統(tǒng)的設計，就是用規(guī)范的和形式化的方式做出正確的系統(tǒng)邏輯功能的描述，詳細反應系統(tǒng)的邏輯進程和具體的邏輯運算操作，并選用具體的電路來實現(xiàn)所描述的系統(tǒng)邏輯。數(shù)字系統(tǒng)能夠完成存儲、處理、和傳輸數(shù)字信息的功能。數(shù)字系統(tǒng)主要由數(shù)據(jù)處理器和控制器兩部分組成。大型的數(shù)字系統(tǒng)還可以包含若干的子系統(tǒng)，其結構如下圖所示。圖中數(shù)據(jù)處理器由寄存器和組合電路組成，寄存器用于暫存信息；組合電路實現(xiàn)對數(shù)據(jù)的加工和處理?？刂破鹘邮芡獠枯斎胄盘柡透鱾€邏輯功能部件或子系統(tǒng)的反饋輸入信號，進行處理后，發(fā)出各種控制命令，用來控制各邏輯功能部件或子系統(tǒng)（對于由若干字系統(tǒng)組成的數(shù)字系統(tǒng)而言）協(xié)調(diào)的工作，實現(xiàn)整個數(shù)字系統(tǒng)的復雜功能。數(shù)字系統(tǒng)的組成流程圖如圖24所示。圖 24 數(shù)字系統(tǒng)的組成隨著數(shù)字集成技術和計算機技術的發(fā)展，數(shù)字系統(tǒng)設計的理論和方法也在不斷的發(fā)展和變化。數(shù)字系統(tǒng)的實現(xiàn)方法經(jīng)歷了由分立元件、小規(guī)模集成電路、中規(guī)模集成電路、大規(guī)模集成電路、到超大規(guī)模集成電路的過程。傳統(tǒng)的數(shù)字系統(tǒng)設計方法是利用真值表、卡諾圖、狀態(tài)方程組、狀態(tài)轉換圖等描述工具建立系統(tǒng)模型進行系統(tǒng)設計的方法。對于一個比較復雜的數(shù)字系統(tǒng)，由于它的輸入變量數(shù)、輸出變量數(shù)和內(nèi)部狀態(tài)變量數(shù)很多，如果用常規(guī)的工具（如真值表、卡諾圖、狀態(tài)方程等）和傳統(tǒng)的數(shù)字系統(tǒng)設計方法來描述和設計將十分困難，有時甚至無法進行，因此必須尋求從系統(tǒng)總體出發(fā)。這樣的數(shù)字系統(tǒng)設計方法有多種，常用的有自頂向下法和自底向上法等。1．自頂向下法自頂向下法（from top to down）是一種從抽象定義到具體實現(xiàn)，從高層次到低層次逐步求精的分層次、分模塊的設計方法，它是數(shù)字系統(tǒng)設計中最常用的方法之一。該設計方法的具體實施過程是：首先根據(jù)系統(tǒng)的總體功能要求，進行系統(tǒng)級設計；然后按照一定的標準將整個系統(tǒng)劃分成若干子系統(tǒng)；接著將各個子系統(tǒng)劃分為若干功能模塊，針對各模塊進行邏輯電路設計。在對系統(tǒng)進行劃分時需要注意子系統(tǒng)的數(shù)目是否合適。子系統(tǒng)劃分的太少，則失去了模塊化設計的特點；子系統(tǒng)劃分的太多，則系統(tǒng)之間的連接過于復雜，容易出錯。子系統(tǒng)設計的首要任務是對其功能進行正確劃分，也就是說，能將其正確的劃分為：控制模塊和數(shù)據(jù)處理模塊。數(shù)據(jù)處理模塊的設計一般比較簡單，子系統(tǒng)設計的主要任務是控制器模塊的設計。2．自底向上法自底向上法是根據(jù)系統(tǒng)要求，從具