【正文】 圖32 基于VHDL 的數(shù)字系統(tǒng)設(shè)計數(shù)字鐘系統(tǒng)是由各個功能模塊組成的，在這里主要介紹其中的分頻模塊，六十進(jìn)制計數(shù)器模塊，二十四進(jìn)制計數(shù)器模塊，校時模塊和BCD七段顯示譯碼器模塊。接口的匹配包括參數(shù)個數(shù)、類型等匹配檢查。2．文本定義的隱式操作，如read、write、endfile等。3．VHDL的硬件描述與具體的工藝技術(shù)和硬件結(jié)構(gòu)無關(guān)，當(dāng)門級或門級以上的描述通過仿真檢驗后，再利用相應(yīng)的工具將設(shè)計映射成不同的工藝，因此電路的設(shè)計與工藝的改變是相互獨立的，并且VHDL硬件描述語言的實現(xiàn)目標(biāo)器件的選擇范圍廣泛，可使用各系列的CPLD、FPGA及各種門陣列器件。這些特點符合IC設(shè)計的市場要求。VHDL語言和其他語言相比，最大的區(qū)別在于計方法的差別。 1982年，各ASIC芯片廠相繼開發(fā)了用于各自目的的HDL，1987年底，IEEE確認(rèn)美國國防部開發(fā)的VHDL為標(biāo)準(zhǔn)硬件描述語言。許多公司開發(fā)了自己專有的HDL，包括zycad公司的ISP，GATEWAY DESIGN AUTOMATION公司的Verilog以及MENTOR GRAPHICS公司的BLM。圖 31 數(shù)字系統(tǒng)的設(shè)計流程6．下載驗證下載是在功能仿真和時序仿真正確的前提下，將綜合后形成的位流下載到具體的FPGA芯片中，也叫芯片配置，F(xiàn)PGA設(shè)計有兩種配置模式：直接由計算機(jī)經(jīng)過專用下載電纜進(jìn)行配置；由外圍配置芯片進(jìn)行上電時自動配置。從某種程度上講，靜態(tài)時序分析可以說是整個FPGA設(shè)計中最重要的步驟，它允許設(shè)計者詳盡地分析所有關(guān)鍵路徑，并得出一個有次序的報告，而且報告中含有其他調(diào)試信息，比如每個網(wǎng)絡(luò)節(jié)點的扇出或容性負(fù)載等。在實現(xiàn)過程中可以進(jìn)行選項設(shè)置。(2) 映射：將網(wǎng)表中的邏輯門映射成物理元素，即把邏輯設(shè)計分割到構(gòu)成可編程邏輯陣列的可配置邏輯塊與輸入輸出塊及其他資源中的過程。3．仿真驗證從廣義上講，設(shè)計驗證包括功能與時序仿真和電路驗證。1．設(shè)計輸入設(shè)計輸入包括使用硬件描述語言(HDL)、狀態(tài)圖與原理圖輸入三種方式。FPGA的開發(fā)工具一般比VLSI開發(fā)工具便宜。即使系統(tǒng)用電取于電力網(wǎng)，熱耗散也會浪費金錢，同時會對電器件構(gòu)成損害，因此必須加以控制。實現(xiàn)邏輯功能只是FPGA或任何數(shù)字系統(tǒng)設(shè)計必須達(dá)到的一個目標(biāo)，為了使設(shè)計獲得成功，還必須滿足以下屬性：1．性能：邏輯器件必須在要求的速度下工作，性能可以用以下幾種方案來衡量，比如吞吐量和等待時間。 FPGA主要是膠合邏輯和樣機(jī)設(shè)計的工具。1．從完成設(shè)計到取得一個可工作的芯片之間不用等待，可以把程序?qū)懭隖PGA并立即進(jìn)行測試。盡管微處理器能用于許多場合，但是它們依靠軟件才能實現(xiàn)其功能因此比起定制芯片，它們一般運(yùn)行速度比較慢而且功耗大。首先闡述了FPGA各結(jié)構(gòu)的簡要介紹以及FPGA的工作原理；并對數(shù)字系統(tǒng)設(shè)計的組成，其中常用的兩種設(shè)計方法和數(shù)字系統(tǒng)設(shè)計的基本流程進(jìn)行了簡單介紹。整個設(shè)計過程只有該部分有設(shè)計者完成。隨著數(shù)字集成技術(shù)的飛速發(fā)展，VLSI規(guī)模核技術(shù)復(fù)雜度也在急劇增長，人工設(shè)計數(shù)字系統(tǒng)十分困難，必須依靠自動設(shè)計（EDA）技術(shù)。系統(tǒng)級設(shè)計實質(zhì)上是原理性設(shè)計，是數(shù)字系統(tǒng)設(shè)計的關(guān)鍵步驟，也是最困難的、最具有創(chuàng)造性的一步。1．系統(tǒng)級設(shè)計的過程(1) 在詳細(xì)了解設(shè)計任務(wù)的基礎(chǔ)上，確定頂層系統(tǒng)的方案這是設(shè)計過程的第一階段，要求對設(shè)計任務(wù)做透徹地了解，確定設(shè)計任務(wù)及系統(tǒng)的整體功能、輸入信號及輸出信號。該方法是從底層設(shè)計開始的，設(shè)計者無論是取用現(xiàn)成模塊還是自行設(shè)計電路，其設(shè)計成本和開發(fā)周期都優(yōu)于自頂向下法；但由于設(shè)計是從低級別開始，所以不能保證整體設(shè)計的最佳性。子系統(tǒng)劃分的太少，則失去了模塊化設(shè)計的特點；子系統(tǒng)劃分的太多，則系統(tǒng)之間的連接過于復(fù)雜，容易出錯。這樣的數(shù)字系統(tǒng)設(shè)計方法有多種，常用的有自頂向下法和自底向上法等。圖 24 數(shù)字系統(tǒng)的組成隨著數(shù)字集成技術(shù)和計算機(jī)技術(shù)的發(fā)展，數(shù)字系統(tǒng)設(shè)計的理論和方法也在不斷的發(fā)展和變化。大型的數(shù)字系統(tǒng)還可以包含若干的子系統(tǒng)，其結(jié)構(gòu)如下圖所示。FPGA中就是由很多類似這樣的基本邏輯單元來完成各種復(fù)雜邏輯功能的。 FPGA的工作原理FPGA中實現(xiàn)各種組合邏輯功能的原理是，通過對各存儲器單元的編程，來控制門陣列中的開與關(guān)，從而實現(xiàn)不同的邏輯功能。觸發(fā)器的輸出與I/O腳相連，把結(jié)果輸出到芯片管腳。以圖23電路所示。當(dāng)用戶通過原理圖或HDL語言描述了一個邏輯電路，PLD/FPGA開發(fā)軟件會自動計算邏輯電路的所有可能的結(jié)果，并把結(jié)果事先寫入RAM，這樣，每輸入一個信號進(jìn)行邏輯運(yùn)算就等于輸入一個地址進(jìn)行查表，找出地址對應(yīng)的內(nèi)容，然后輸出即可。由于在設(shè)計過程中，往往由布局布線器自動根據(jù)輸入的邏輯網(wǎng)表的拓?fù)浣Y(jié)構(gòu)和約束條件選擇可用的布線資源連通所用的底層單元模塊，所以常常忽略布線資源。除了塊RAM，Xilinx和Lattice的FPGA還可以靈活地將LUT配置成RAM、ROM、FIFO等存儲結(jié)構(gòu)。嵌入式塊RAM可以配置為單端口RAM、雙端口RAM、偽雙端口RAM、CAM、FIFO等存儲結(jié)構(gòu)。一般來說，比較經(jīng)典的基本可編程單元的配置是一個寄存器加一個查找表，但不同廠商的寄存器和查找表的內(nèi)部結(jié)構(gòu)有一定的差異，而且寄存器和查找表的組合模式也不同。可編程I/O單元 嵌入式RAM 基本可編程邏輯單元 內(nèi)嵌專用內(nèi)核 底層嵌入 功能單元 布線資源圖21 FPGA的基本結(jié)構(gòu)每個單元簡介如下： 1．可編程輸入/輸出單元（I/O單元）目前大多數(shù)FPGA的I/O單元被設(shè)計為可編程模式，即通過軟件的靈活配置，可適應(yīng)不同的電器標(biāo)準(zhǔn)與I/O物理特性；可以調(diào)整匹配阻抗特性，上下拉電阻；可以調(diào)整輸出驅(qū)動電流的大小等。最后，結(jié)合此次設(shè)計的親身經(jīng)歷，對FPGA技術(shù)進(jìn)行簡單的總結(jié)。IP核心包括從復(fù)雜數(shù)字信號處理算法和存儲器控制器直到總線接口和成熟的軟件微處理器在內(nèi)的一切。MHz，成本低至不到10美元，并且還提供了更高水平的集成特性，如處理器和存儲器。例如，僅僅數(shù)年前，最大規(guī)模的FPGA器件也僅僅為數(shù)萬系統(tǒng)門，工作在40能夠?qū)崿F(xiàn)這一點的重要原因之一是像賽靈思這樣的PLD供應(yīng)商是“無晶圓制造廠”企業(yè)，并不直接擁有芯片制造工廠，賽靈思將芯片制造工作外包給聯(lián)華電子（UMC）和東芝，他們是芯片制造行業(yè)的領(lǐng)導(dǎo)廠商。其優(yōu)點是可以編程任意次,可在工作中快速編程,從而實現(xiàn)板級和系統(tǒng)級的動態(tài)配置。這是由于FPGA是門級編程,并且CLB之間采用分布式互聯(lián),而CPLD是邏輯塊級編程,并且其邏輯塊之間的互聯(lián)是集總式的。5．CPLD比FPGA使用起來更方便。3．在編程上FPGA比CPLD具有更大的靈活性。系列）需要的功耗極低，并且價格低廉，從而使其對于成本敏感的、電池供電的便攜式應(yīng)用（如移動電話和數(shù)字手持助理）非常理想[4]。最高約1萬門。FPGA被應(yīng)用于范圍廣泛的領(lǐng)域中，從數(shù)據(jù)處理和存儲直到儀器儀表、電信和數(shù)字信號處理。系列中的部分器件，可提供八百萬“系統(tǒng)門”（相對邏輯密度）。 5．FPGA采用高速CHMOS工藝，功耗低，可以與CMOS、TTL電平兼容。Block）、輸出輸入模塊IOB（Input在這兩類可編程邏輯器件中，F(xiàn)PGA采用了邏輯單元陣列LCA（Logic事實上，由于有了可編程邏輯器件，一些設(shè)備制造商現(xiàn)在正在嘗試為已經(jīng)安裝在現(xiàn)場的產(chǎn)品增加新功能或者進(jìn)行升級。采用固定邏輯器件的客戶經(jīng)常會面臨需要廢棄的過量庫存，而當(dāng)對其產(chǎn)品的需求高漲時，他們又可能為器件短缺（供貨不足）所苦，并且不得不面對生產(chǎn)延遲的現(xiàn)實。 然而，可編程邏輯器件提供了一些優(yōu)于固定邏輯器件的重要優(yōu)點，包括：1．PLD在設(shè)計過程中為客戶提供了更大的靈活性，因為對于PLD來說，設(shè)計反復(fù)只需要簡單地改變編程文件就可以了，而且設(shè)計改變的結(jié)果可立即在工作器件中看到。 固定邏輯器件和PLD各有自己的優(yōu)點。 PLA器件既有現(xiàn)場可編程的，也有掩膜可編程的。 圖11 PLD的基本框圖這一階段的產(chǎn)品主要有PAL(可編程陣列邏輯)和GAL(通用陣列邏輯)。早期的可編程邏輯器件只有可編程只讀存貯器(PROM)、紫外線可擦除只讀存貯器(EPROM)和電可擦除只讀存貯器(EEPROM)三種。NRE代表在固定邏輯器件最終從芯片制造廠制造出來以前客戶需要投入的所有成本，這些成本包括工程資源、昂貴的軟件設(shè)計工具、用來制造芯片不同金屬層的昂貴光刻掩膜組以及初始原型器件的生產(chǎn)成本。正如其命名一樣，固定邏輯器件中的電路是永久性的，它們完成一種或一組功能存儲器用來存儲隨機(jī)信息，如數(shù)據(jù)表或數(shù)據(jù)庫的內(nèi)容。它由早期的電子管、晶體管、小中規(guī)模集成電路、發(fā)展到超大規(guī)模集成電路以及許多具有特定功能的專用集成電路。這種設(shè)計方法，極大地降低了設(shè)計難度，提高了工作效率。目前，代表可編程器件發(fā)展潮流的是復(fù)雜可編程邏輯器件(CPLD)和可編程邏輯門陣列(FPGA)。因此工程師們開始進(jìn)行二維平面圖形的計算機(jī)輔助設(shè)計，以解脫復(fù)雜機(jī)械的版圖設(shè)計工作，這就產(chǎn)生了第一代EDA工具。 VHDL。關(guān)鍵詞 電子設(shè)計自動化；現(xiàn)場可編程門陣列；硬件描述語言；電子鐘Digital Electronic Clock Design Based on Technology of FPGAAbstractWith the rapid development of electronic technology, modern electronic products have infiltrated into various fields of the society, and have effectively promoted the development of social productive forces and social information, also increased. In modern electronic technology, the programmable logic devices play a key role. Field programmable gate arrays (FPGA), a new type of programmable device, is developing rapidly recent years. It introduced the concept of flexible programmable logic, which can realize highspeed digital signal processing conveniently. It broke through the parallel processing, water levels of restrictions, has repeatedly programmable capacity to effectively use the onchip resources, coupled with efficient hardware description language VHDL, so as to design digital systems conveniently. This article introduces a system of the basic structure of the FPGA, the basic principle of features and applications。該電子鐘系統(tǒng)功能齊全，設(shè)計思路清晰?，F(xiàn)場可編程門陣列(FPGA)是近年來迅速發(fā)展起來的新型可編程器，其靈活的可編程邏輯可以方便的實現(xiàn)高速數(shù)字信號處理。在現(xiàn)代電子技術(shù)中，可編程器無疑是扮演著重要角色。本文的主要內(nèi)容是根據(jù)上述原理和方法設(shè)計一個電子鐘系統(tǒng)，目的在于通過該系統(tǒng)的功能，體現(xiàn)出FPGA在數(shù)據(jù)處理中的應(yīng)用。每個子程序均經(jīng)過EDA工具仿真，并附有仿真圖，最后將各模塊組裝為一個整體——電子鐘。FPGA。打印前，不要忘記把上面“Abstract”這一行后加一空行 IV 第1章 緒論20世紀(jì)70年代，隨著中小規(guī)模集成電路的開發(fā)應(yīng)用，傳統(tǒng)的手工制圖設(shè)計印刷電路板和集成電路的方法已無法滿足