【正文】 。reset) if(reset) q=0。 else q=d。 endmodule 6用D觸發(fā)器實(shí)現(xiàn)2倍分頻的Verilog描述？（漢王筆試） moduledivide2(clk,clk_o,reset)。 inputclk,reset。 outputclk_o。 wirein。 regout always@(posedgeclkorposedgereset) if(reset) out=0。 else out=in。 assignin=~out。 assignclk_o=out。 endmodule 6可編程邏輯器件在現(xiàn)代電子設(shè)計(jì)中越來越重要，請(qǐng)問：a)你所知道的可編程邏輯器 件有哪些？b)試用VHDL或VERILOG、ABLE描述8位D觸發(fā)器邏輯。（漢王筆試） PAL，PLD，CPLD，F(xiàn)PGA。 moduledff8(clk,reset,d,q)。 inputclk。 inputreset。 inputd。 outputq。 regq。 always@(posedgeclkorposedgereset) if(reset) q=0。 else q=d。 endmodule 6請(qǐng)用HDL描述四位的全加法器、5分頻電路。（仕蘭微電子） 6用VERILOG或VHDL寫一段代碼，實(shí)現(xiàn)10進(jìn)制計(jì)數(shù)器。（未知） 6用VERILOG或VHDL寫一段代碼，實(shí)現(xiàn)消除一個(gè)glitch。（未知） 6一個(gè)狀態(tài)機(jī)的題目用verilog實(shí)現(xiàn)（不過這個(gè)狀態(tài)機(jī)畫的實(shí)在比較差，很容易誤解 的）。（威盛VIA上海筆試試題） 6描述一個(gè)交通信號(hào)燈的設(shè)計(jì)。（仕蘭微電子） 70、畫狀態(tài)機(jī)，接受1，2，5分錢的賣報(bào)機(jī)，每份報(bào)紙5分錢。（揚(yáng)智電子筆試） 7設(shè)計(jì)一個(gè)自動(dòng)售貨機(jī)系統(tǒng)，賣soda水的，只能投進(jìn)三種硬幣，要正確的找回錢 數(shù)。（1）畫出fsm（有限狀態(tài)機(jī)）；（2）用verilog編程，語法要符合fpga設(shè)計(jì) 的要求。（未知） 7設(shè)計(jì)一個(gè)自動(dòng)飲料售賣機(jī)，飲料10分錢，硬幣有5分和10分兩種，并考慮找零：（1） 畫出fsm（有限狀態(tài)機(jī)）；（2）用verilog編程，語法要符合fpga設(shè)計(jì)的要求；（3）設(shè)計(jì) 工程中可使用的工具及設(shè)計(jì)大致過程。（未知） 7畫出可以檢測(cè)10010串的狀態(tài)圖,并verilog實(shí)現(xiàn)之。（威盛） 7用FSM實(shí)現(xiàn)101101的序列檢測(cè)模塊。（南山之橋） a為輸入端，b為輸出端，如果a連續(xù)輸入為1101則b輸出為1，否則為0。 例如a：0001100110110100100110 b：0000000000100100000000 請(qǐng)畫出statemachine；請(qǐng)用RTL描述其statemachine。（未知） 7用verilog/vddl檢測(cè)stream中的特定字符串（分狀態(tài)用狀態(tài)機(jī)寫）。（飛利浦－大唐 筆試） 7用verilog/vhdl寫一個(gè)fifo控制器(包括空，滿，半滿信號(hào))。（飛利浦－大唐筆試） 7現(xiàn)有一用戶需要一種集成電路產(chǎn)品，要求該產(chǎn)品能夠?qū)崿F(xiàn)如下功能：y=lnx，其中，x 為4位二進(jìn)制整數(shù)輸入信號(hào)。y為二進(jìn)制小數(shù)輸出，要求保留兩位小數(shù)。電源電壓為3~5v假 設(shè)公司接到該項(xiàng)目后，交由你來負(fù)責(zé)該產(chǎn)品的設(shè)計(jì)，試討論該產(chǎn)品的設(shè)計(jì)全程。（仕蘭微 電子） 7sram，falshmemory，及dram的區(qū)別？（新太硬件面試） 7給出單管DRAM的原理圖(西電版《數(shù)字電子技術(shù)基礎(chǔ)》作者楊頌華、馮毛官205頁圖9 －14b)，問你有什么辦法提高refreshtime，總共有5個(gè)問題，記不起來了。（降低溫 度，增大電容存儲(chǔ)容量）（Infineon筆試） 80、PleasedrawschematicofamonSRAMcellwith6transistors,pointout whichnodescanstoredataandwhichnodeiswordlinecontrol?（威盛筆試題 circuit） 8名詞:sram,ssram,sdram 名詞IRQ,BIOS,USB,VHDL,SDR IRQ:InterruptReQuest BIOS:BasicInputOutputSystem USB:UniversalSerialBus VHDL:VHICHardwareDescriptionLanguage SDR:SingleDataRate 　　壓控振蕩器的英文縮寫(VCO)。 　　動(dòng)態(tài)隨機(jī)存儲(chǔ)器的英文縮寫(DRAM)。 名詞解釋，無聊的外文縮寫罷了，比如PCI、ECC、DDR、interrupt、pipeline、 IRQ,BIOS,USB,VHDL,VLSIVCO(壓控振蕩器)RAM(動(dòng)態(tài)隨機(jī)存儲(chǔ)器)，F(xiàn)IRIIRDFT(離散 傅立葉變換)或者是中文的，比如： ____________________________________________________________________________ IC設(shè)計(jì)基礎(chǔ)（流程、工藝、版圖、器件） 我們公司的產(chǎn)品是集成電路，請(qǐng)描述一下你對(duì)集成電路的認(rèn)識(shí)，列舉一些與集成電路 相關(guān)的內(nèi)容（如講清楚模擬、數(shù)字、雙極型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA 等的概念）。（仕蘭微面試題目） FPGA和ASIC的概念，他們的區(qū)別。（未知） 答案：FPGA是可編程ASIC。 ASIC:專用集成電路，它是面向?qū)ｉT用途的電路，專門為一個(gè)用戶設(shè)計(jì)和制造的。根據(jù)一 個(gè)用戶的特定要求，能以低研制成本，短、交貨周期供貨的全定制，半定制集成電路。與 門陣列等其它ASIC(ApplicationSpecificIC)相比，它們又具有設(shè)計(jì)開發(fā)周期短、設(shè)計(jì) 制造成本低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無需測(cè)試、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線檢驗(yàn)等優(yōu)點(diǎn) 什么叫做OTP片、掩膜片，兩者的區(qū)別何在？（仕蘭微面試題目） 你知道的集成電路設(shè)計(jì)的表達(dá)方式有哪幾種？（仕蘭微面試題目） 描述你對(duì)集成電路設(shè)計(jì)流程的認(rèn)識(shí)。（仕蘭微面試題目） 簡述FPGA等可編程邏輯器件設(shè)計(jì)流程。（仕蘭微面試題目） IC設(shè)計(jì)前端到后端的流程和eda工具。（未知） 從RTLsynthesis到tapeout之間的設(shè)計(jì)flow,并列出其中各步使用的tool.（未知） Asic的designflow。（威盛VIA上海筆試試題） 寫出asic前期設(shè)計(jì)的流程和相應(yīng)的工具。（威盛） 1集成電路前段設(shè)計(jì)流程，寫出相關(guān)的工具。（揚(yáng)智電子筆試） 先介紹下IC開發(fā)流程： 1.）代碼輸入（designinput) 用vhdl或者是verilog語言來完成器件的功能描述，生成hdl代碼 語言輸入工具：SUMMITVISUALHDL MENTORRENIOR 圖形輸入:poser(cadence)。 viewlogic(viewdraw) 2.）電路仿真（circuitsimulation) 將vhd代碼進(jìn)行先前邏輯仿真，驗(yàn)證功能描述是否正確 數(shù)字電路仿真工具： Verolog：CADENCEVeroligXL SYNOPSYSVCS MENTORModlesim VHDL:CADENCENCvhdl SYNOPSYSVSS MENTORModlesim 模擬電路仿真工具： ***ANTIHSpicepspice，spectremicromicrowave:eesoft:hp 3.）邏輯綜合（synthesistools) 邏輯綜合工具可以將設(shè)計(jì)思想vhd代碼轉(zhuǎn)化成對(duì)應(yīng)一定工藝手段的門級(jí)電路；將初級(jí)仿真 中所沒有考慮的門沿（gatesdelay）反標(biāo)到生成的門級(jí)網(wǎng)表中,返回電路仿真階段進(jìn)行再 仿真。最終仿真結(jié)果生成的網(wǎng)表稱為物理網(wǎng)表。 1請(qǐng)簡述一下設(shè)計(jì)后端的整個(gè)流程？（仕蘭微面試題目） 1是否接觸過自動(dòng)布局布線？請(qǐng)說出一兩種工具軟件。自動(dòng)布局布線需要哪些基本元 素？（仕蘭微面試題目） 1描述你對(duì)集成電路工藝的認(rèn)識(shí)。（仕蘭微面試題目） 1列舉幾種集成電路典型工藝。,？（仕蘭微面試題 目） 1請(qǐng)描述一下國內(nèi)的工藝現(xiàn)狀。（仕蘭微面試題目） 1半導(dǎo)體工藝中，摻雜有哪幾種方式？（仕蘭微面試題目） 1描述CMOS電路中閂鎖效應(yīng)產(chǎn)生的過程及最后的結(jié)果？（仕蘭微面試題目） 1解釋latchup現(xiàn)象和Antennaeffect和其預(yù)防措施.（未知） 什么叫Latchup?（科廣試題） 2什么叫窄溝效應(yīng)?（科廣試題） 2什么是NMOS、PMOS、CMOS？什么是增強(qiáng)型、耗盡型？什么是PNP、NPN？他們有什么差 別？（仕蘭微面試題目） 2硅柵COMS工藝中N阱中做的是P管還是N管，N阱的阱電位的連接有什么要求？（仕蘭微 面試題目） 2畫出CMOS晶體管的CROSSOVER圖（應(yīng)該是縱剖面圖），給出所有可能的傳輸特性和轉(zhuǎn) 移特性。（Infineon筆試試題） 2以interver為例,寫出N阱CMOS的process流程,并畫出剖面圖。（科廣試題） 2Pleaseexplainhowwedescribetheresistanceinsemiconductor.Compare theresistanceofametal,polyanddiffusionintranditionalCMOSprocess.（威 盛筆試題circuit） 2說明mos一半工作在什么區(qū)。（凹凸的題目和面試） 2畫pbulk的nmos截面圖。（凹凸的題目和面試） 2寫schematicnote（？），越多越好。（凹凸的題目和面試） 寄生效應(yīng)在ic設(shè)計(jì)中怎樣加以克服和利用。（未知） 3太底層的MOS管物理特性感覺一般不大會(huì)作為筆試面試題，因?yàn)槿俏㈦娮游锢?，?式推導(dǎo)太羅索，除非面試出題的是個(gè)老學(xué)究。IC設(shè)計(jì)的話需要熟悉的軟件:Cadence, Synopsys,Avant，UNIX當(dāng)然也要大概會(huì)操作。 3unix命令cpr,rm,uname。（揚(yáng)智電子筆試） ___________________________________________________________________________ 單片機(jī)、MCU、計(jì)算機(jī)原理 簡單描述一個(gè)單片機(jī)系統(tǒng)的主要組成模塊，并說明各模塊之間的數(shù)據(jù)流流向和控制流 流向。簡述單片機(jī)應(yīng)用系統(tǒng)的設(shè)計(jì)原則。（仕蘭微面試題目） 畫出8031與271