【正文】 2邏輯方面數(shù)字電路的卡諾圖化簡，時序（同步異步差異），觸發(fā)器有幾種（區(qū)別，優(yōu) 點(diǎn)），全加器等等。（威盛VIA上海筆試試題） 2化簡F(A,B,C,D)=（威盛） 2pleasetheinverterandcrossP wellitscurveAndexplain operationofandforsegmentthecurve?） 2Toainvertorbalanceandtime,please theofwidthPMOSNMOSexplain? 2為什么一個標(biāo)準(zhǔn)的倒相器中P管的寬長比要比N管的寬長比大？（仕蘭微電子） 2用mos管搭出一個二輸入與非門。drawtransistorschematica2ANDandwhichhasresponseoutputedge.(less time)。） 2畫出NOT,NAND,NOR的符號，真值表，還有transistor（Infineon筆 試）mux（威盛VIA上海筆試試題） 3用一個二選一mux和一個inv實(shí)現(xiàn)異或。（科廣試題） 3用邏輯們和cmos電路實(shí)現(xiàn)ab+cd。（仕蘭微電子） 3利用4選1實(shí)現(xiàn)F(x,y,z)=xz+yz39。 3給出一個簡單的由多個NOT,NAND,NOR組成的原理圖，根據(jù)輸入波形畫出各點(diǎn)波形。XOR（CD），請選用以下邏輯中的一種，并說明為什 么？1）INV3）OR5）NOR（華為） 給出兩個門電路讓你分析異同。（未知） 4用波形表示D觸發(fā)器的功能。（揚(yáng)智電子筆試） 4用邏輯們畫出D觸發(fā)器。（威盛） 4畫出一種CMOS的D鎖存器的電路圖和版圖。（新太硬件面試） 4簡述latch和filpflop的異同。（未知） 5latch與register的區(qū)別,。（華為） 5請畫出用D觸發(fā)器實(shí)現(xiàn)2倍分頻的邏輯電路？（漢王筆試） 5怎樣用D觸發(fā)器、與或非門組成二分頻電路？（東信筆試） 5Howflipfloparetoby16分頻？ 5用filpflop和logicgate設(shè)計(jì)一個1位加法器，輸入carryin和currentstage，輸出 carryout和nextstage.（華為） 5實(shí)現(xiàn)N位Johnson（南山之橋） 5用你熟悉的設(shè)計(jì)方式設(shè)計(jì)一個可預(yù)置初值的7進(jìn)制循環(huán)計(jì)數(shù)器，15進(jìn)制的呢？（仕蘭 微電子） 60、數(shù)字電路設(shè)計(jì)當(dāng)然必問Verilog/VHDL，如設(shè)計(jì)計(jì)數(shù)器。NONBLOCKING（南山之橋） 6寫異步D觸發(fā)器的verilog（揚(yáng)智電子筆試） module,d, inputclk。 input[7:0] outputq。[7:0] always(posedgeorreset) q0。else = endmodule 6用D觸發(fā)器實(shí)現(xiàn)2倍分頻的Verilog描述？divide2(,reset)。input, clk_o。wireoutalways(clkposedgeifreset) = outin。assign= clk_oout。endmodule 6可編程邏輯器件在現(xiàn)代電子設(shè)計(jì)中越來越重要，請問：a)b)（漢王筆試） PAL，PLD，CPLD，F(xiàn)PGA。dff8(clkreset,q)。 inputreset。d。 reg always(posedgeorreset) q0。else = endmodule 6請用HDL描述四位的全加法器、5分頻電路。（未知） 6用VERILOG或VHDL寫一段代碼，實(shí)現(xiàn)消除一個glitch。（威盛VIA上海筆試試題） 6描述一個交通信號燈的設(shè)計(jì)。（揚(yáng)智電子筆試） 7設(shè)計(jì)一個自動售貨機(jī)系統(tǒng)，賣soda水的，只能投進(jìn)三種硬幣，要正確的找回錢 數(shù)。（1）畫出fsm（有限狀態(tài)機(jī)）；（2）用verilog編程，語法要符合fpga設(shè)計(jì) 的要求。（未知） 7畫出可以檢測10010串的狀態(tài)圖,并verilog實(shí)現(xiàn)之。（南山之橋） a為輸入端，b為輸出端，如果a連續(xù)輸入為1101則b輸出為1，否則為0。0001100110110100100110 0000000000100100000000 請畫出statemachine。（飛利浦－大唐 筆試） 7用verilog/vhdl寫一個fifo控制器(包括空，滿，半滿信號)。y為二進(jìn)制小數(shù)輸出，要求保留兩位小數(shù)。（仕蘭微 電子） 7sram，falshtime，總共有5個問題，記不起來了。drawofmoncell6outnodesstoreandnodewordcontrol?） 8名詞:sram,ssram,sdram 名詞IRQ,BIOS,USB,VHDL,SDR IRQ:ReQuest BIOS:BasicOutputSerialVHICDescriptionData 　　動態(tài)隨機(jī)存儲器的英文縮寫(DRAM)。VCO(壓控振蕩器)(動態(tài)隨機(jī)存儲器)，F(xiàn)IRDFT(離散 傅立葉變換)或者是中文的，比如：（仕蘭微面試題目） FPGA和ASIC的概念，他們的區(qū)別。 ASIC:專用集成電路，它是面向?qū)ｉT用途的電路，專門為一個用戶設(shè)計(jì)和制造的。與 門陣列等其它ASIC(ApplicationIC)相比，它們又具有設(shè)計(jì)開發(fā)周期短、設(shè)計(jì) 制造成本低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無需測試、質(zhì)量穩(wěn)定以及可實(shí)時在線檢驗(yàn)等優(yōu)點(diǎn) 什么叫做OTP片、掩膜片，兩者的區(qū)別何在？（仕蘭微面試題目） 你知道的集成電路設(shè)計(jì)的表達(dá)方式有哪幾種？（仕蘭微面試題目） 描述你對集成電路設(shè)計(jì)流程的認(rèn)識。（仕蘭微面試題目） IC設(shè)計(jì)前端到后端的流程和eda工具。synthesis到tapeflow。（威盛） 1集成電路前段設(shè)計(jì)流程，寫出相關(guān)的工具。input) 用vhdl或者是verilog語言來完成器件的功能描述，生成hdl代碼 語言輸入工具：SUMMITRENIOR 圖形輸入:poser(cadence)。 viewlogicsimulation) 將vhd代碼進(jìn)行先前邏輯仿真，驗(yàn)證功能描述是否正確 數(shù)字電路仿真工具： Verolog：CADENCESYNOPSYSVCS VHDLNCvhdl MENTORModlesim 模擬電路仿真工具： HSpicemicro:tools) 邏輯綜合工具可以將設(shè)計(jì)思想vhd代碼轉(zhuǎn)化成對應(yīng)一定工藝手段的門級電路；將初級仿真 中所沒有考慮的門沿（gates最終仿真結(jié)果生成的網(wǎng)表稱為物理網(wǎng)表。自動布局布線需要哪些基本元 素？（仕蘭微面試題目） 1描述你對集成電路工藝的認(rèn)識。,？（仕蘭微面試題 目） 1請描述一下國內(nèi)的工藝現(xiàn)狀。effect和其預(yù)防措施.（未知） 什么叫Latchup?（科廣試題） 2什么叫窄溝效應(yīng)?（Infineon筆試試題） 2以interver為例,寫出N阱CMOS的process流程,并畫出剖面圖。explainwetheinCompareresistanceaandinCMOS） 2說明mos一半工作在什么區(qū)。的nmos截面圖。note（？），（凹凸的題目和面試） 寄生效應(yīng)在ic設(shè)計(jì)中怎樣加以克服和利用。IC設(shè)計(jì)的話需要熟悉的軟件: Synopsys, 3unixr,（揚(yáng)智電子筆試） ___________________________________________________________________________ 單片機(jī)、MCU、計(jì)算機(jī)原理 簡單描述一個單片機(jī)系統(tǒng)的主要組成模塊，并說明各模塊之間的數(shù)據(jù)流流向和控制流 流向。（仕蘭微面試題目） 畫出8031與2716（2K*8ROM）的連線圖，要求采用三八譯碼器，, ，基本地址范圍為3000H3FFFH。（仕蘭微面試題目） 用8051設(shè)計(jì)一個帶一個8*16鍵盤加驅(qū)動八個數(shù)碼管（共陽）的原理圖。（仕蘭微面試題目） 中斷的概念？簡述中斷的過程。簡單原理如 下：，占空比越大，轉(zhuǎn)速越快；而占空比由K7K0八 個開關(guān)來設(shè)置，直接與P1口相連（開關(guān)撥到下方時為0，撥到上方時為1，組成一個八 位二進(jìn)制數(shù)N），要求占空比為N/256。下面程序用計(jì)數(shù)法來實(shí)現(xiàn)這一功能，請將空余部分添完整。MOVLOOP1R4，0FFH 　　MOVLOOP2A，P1 　　SUBBJNZ 　　C，70H 　　C 　　DELAY 　　AJMPisChipset?北橋芯片提供對CPU的類型和主頻、內(nèi)存的類型和最大容量、 ISA/PCI/AGP插槽、ECC糾錯等支持。DMA/33(66)EIDE數(shù)據(jù)傳輸方式和ACPI（高級 能源管理）等的支持。Bridge）。 （未知） 1計(jì)算機(jī)的基本組成部分及其各自的作用。（威盛VIA上海筆試試題） 1同步異步傳輸?shù)牟町悾ㄎ粗?1串行通信與同步通信異同,特點(diǎn),比較。（華為面試題） ___________________________________________________________________________ （華為面試題） 如果模擬信號的帶寬為(lucent)（華為面試題） 給出時域信號，求其直流分量。（未知） sketch（Infineon筆試試題） 拉氏變換和傅立葉變換的表達(dá)式及聯(lián)系。DSP、嵌入式、軟件等 請用方框圖描述一個你熟悉的實(shí)用數(shù)字信號處理系統(tǒng)，并做簡要的分析；如果沒有， 也可以自己設(shè)計(jì)一個簡單的數(shù)字信號處理系統(tǒng)，并描述其功能及用途。（仕蘭微面試題目） IIR，F(xiàn)IR濾波器的異同。（信威 dsp軟件面試題） 說說定點(diǎn)DSP和浮點(diǎn)DSP的定義（或者說出他們的區(qū)別）（信威dsp軟件面試題） 說說你對循環(huán)尋址和位反序?qū)ぶ返睦斫?（信威dsp軟件面試題） 請寫出【－8，7】的二進(jìn)制補(bǔ)碼，和二進(jìn)制偏置碼。CPU，50MCPU，50M（Intel）（仕蘭微面試題目） 1說出OSI七層網(wǎng)絡(luò)協(xié)議中的四層（任意四層）。nclude 　　void 　　} 　　main() 　　{ 　　int 　　n=m。 　　m[1]=8。 　　printf(Datais,*n)。nclude 　　void 　　} 　　main() 　　{int 　　n=m。 　　m[1]=8。n)。value%d,*n)。value8 　　那么另一段程序的結(jié)果是什么？ 1那種排序方法最快?（Infineon筆試試題） 1用一種編程語言寫n!的算法。 2給一個C的函數(shù)，關(guān)于字符串和數(shù)組，找出錯誤；（華為面試題）（華為面試題） 2你對哪方面編程熟悉？（華為面試題） 2冒泡排序的原理。（新太硬件面題） 2學(xué)過的計(jì)算機(jī)語言及開發(fā)的系統(tǒng)。（威盛VIA上海筆試試題） 2用C語言寫一段控制手機(jī)中馬達(dá)振子的驅(qū)動程序。（未知） 3給出一個堆棧的結(jié)構(gòu)，求中斷后顯示結(jié)果，主要是考堆棧壓入返回地址存放在低端地 址還是高端。（未知） 3設(shè)計(jì)一個類，使得該類任何形式的派生類無論怎么定義和實(shí)現(xiàn)，都無法產(chǎn)生任何對象 實(shí)例。is(Intel) 3Whattheofprocessaisavailable?float問值（a+b）+c==(b+a)+c，(Intel) 3把一個鏈表反向填空。最少需要做幾次乘法？（威盛VIA上海筆試試題） 說出你的理想。（威盛VIA上海筆試試題） 我們將研發(fā)人員分為若干研究方向，對協(xié)議和算法理解（主要應(yīng)用在網(wǎng)絡(luò)通信、圖象 語音壓縮方面）、電子系統(tǒng)方案的研究、用MCU、DSP編程實(shí)現(xiàn)電路功能、用ASIC設(shè)計(jì)技術(shù) 設(shè)計(jì)電路（包括MCU、DSP本身）、電路功能模塊設(shè)計(jì)（包括模擬電路和數(shù)字電路）、集成 電路后端設(shè)計(jì)（主要是指綜合及自動布局布線技術(shù)）、集成電路設(shè)計(jì)與工藝接口的研究。另外，已經(jīng)從事過相關(guān)研發(fā)的人員可以 詳細(xì)描述你的研發(fā)經(jīng)歷）。針對這個思路，你覺得應(yīng)該具備哪些方面的知 識？（仕蘭微面試題目） 設(shè)想你將設(shè)計(jì)完成一個電子電路方案。在各環(huán)節(jié)應(yīng)注意哪些問題？電源的穩(wěn)定，電 容的選取，以及布局的大小。 ，但是由于很多東西都忘掉了，才覺得有些難。 ，但是不可否認(rèn)，由于不用面試官/公司所專領(lǐng)域 及愛好不同，也有面試也有很大的偶然性，需要冷靜對待。 easy，對越是自己鐘情的公司越要這樣 我一定要把成功它爹揪出來硬件開發(fā)工程師 筆試試題 （請用鋼筆作答，并將答題傳真至：075582262414） 二、寫出51單片機(jī)的尋址方式。 三、畫出一個1101的序列檢測電路。 四 分析設(shè)計(jì)從正弦波方波鋸齒波方波,設(shè)計(jì)電路,分析幾進(jìn)制的 有關(guān)于 DSP 組合邏輯電路最大延遲為T2max,最小為T2min。（華 為） T3setupT+T2max,T3holdT1min+T2m