【正文】 當(dāng)同步的是地址時(shí)，一般該地址應(yīng)采用格雷碼，因?yàn)楦窭状a每次只變一位，相當(dāng)于每次只有一個(gè)同步器在起作用，這樣可以降低出錯(cuò)概率，象異步FIFO的設(shè)計(jì)中，比較讀寫地址的大小時(shí)，就是用這種方法。所以通常只同步很少位數(shù)的信號。這樣做是怕時(shí)鐘域1中的這個(gè)信號，可能不滿足時(shí)鐘域2中觸發(fā)器的建立保持時(shí)間，而產(chǎn)生亞穩(wěn)態(tài)，因?yàn)樗鼈冎g沒有必然關(guān)系，是異步的。例如：時(shí)鐘域1中的一個(gè)信號，要送到時(shí)鐘域2，那么在這個(gè)信號送到時(shí)鐘域2之前，要先經(jīng)過時(shí)鐘域2的同步器同步后，才能進(jìn)入時(shí)鐘域2。 不同的時(shí)鐘域之間信號通信時(shí)需要進(jìn)行同步處理，這樣可以防止新時(shí)鐘域中第一級觸發(fā)器的亞穩(wěn)態(tài)信號對下級邏輯造成影響，其中對于單個(gè)控制信號可以用兩級同步器，如電平、邊沿檢測和脈沖，對多位信號可以用FIFO,雙口RAM，握手信號等。 1多時(shí)域設(shè)計(jì)中,如何處理信號跨時(shí)域。（南山之橋） 異步復(fù)位對復(fù)位信號要求比較高，不能有毛刺，如果其與時(shí)鐘關(guān)系不確定，也可能出現(xiàn)亞穩(wěn)態(tài)。同步復(fù)位在時(shí)鐘沿采復(fù)位信號，完成復(fù)位動(dòng)作。 1IC設(shè)計(jì)中同步復(fù)位與異步復(fù)位的區(qū)別。在這個(gè)穩(wěn)定期間，觸發(fā)器輸出一些中間級電平，或者可能處于振蕩狀態(tài)，并且這種無用的輸出電平可以沿信號通道上的各個(gè)觸發(fā)器級聯(lián)式傳播下去。（飛利浦－大唐筆試） 亞穩(wěn)態(tài)是指觸發(fā)器無法在某個(gè)規(guī)定時(shí)間段內(nèi)達(dá)到一個(gè)可確認(rèn)的狀態(tài)。Voh=,Vol=. 用cmos可直接驅(qū)動(dòng)ttl。 cmos的高低電平分別為:Vih=,Vil=。CMOS輸出接到TTL是可以直接互連。解決方法：一是添加布爾式的消去項(xiàng)，二是在芯片外部加電容。產(chǎn)生毛刺叫冒險(xiǎn)。 說說對數(shù)字邏輯中的競爭和冒險(xiǎn)的理解，并舉例說明競爭和冒險(xiǎn)怎樣消除。如果不滿足建立和保持時(shí)間的話，那么DFF將不能正確地采樣到數(shù)據(jù)，將會(huì)出現(xiàn) stability的情況。建立時(shí)間是指在時(shí)鐘邊沿前，數(shù)據(jù)信號需要保持不變的時(shí)間。如果hold time不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器。輸入信號應(yīng)提前時(shí)鐘上升沿（如上升沿有效）T時(shí)間到達(dá)芯片，這個(gè)T就是建立時(shí)間Setup time,這個(gè)數(shù)據(jù)就不能被這一時(shí)鐘打入觸發(fā)器，只有在下一個(gè)時(shí)鐘上升沿，數(shù)據(jù)才能被打入觸發(fā)器。（威盛VIA 上海筆試試題） Setup/hold time 是測試芯片對輸入信號和時(shí)鐘信號之間的時(shí)間要求。（線或則是下拉電阻） 什么是Setup 和Holdup時(shí)間？（漢王筆試） setup和holdup時(shí)間,區(qū)別.（南山之橋） 解釋setup time和hold time的定義和在時(shí)鐘信號延遲時(shí)的變化。 什么是線與邏輯，要實(shí)現(xiàn)它，在硬件特性上有什么具體要求？（漢王筆試） 線與邏輯是兩個(gè)輸出信號相連可以實(shí)現(xiàn)與的功能。同步電路是由時(shí)序電路(寄存器和各種觸發(fā)器)和組合邏輯電路構(gòu)成的電路，其所有操作都是在嚴(yán)格的時(shí)鐘控制下完成的。由於非同步電路具有下列優(yōu)點(diǎn)無時(shí)鐘歪斜問題、低電源消耗、平均效能而非最差效能、模組性、可組合和可複用性因此近年來對非同步電路研究增加快速，論文發(fā)表數(shù)以倍增，而Intel Pentium 4處理器設(shè)計(jì)，也開始採用非同步電路設(shè)計(jì)。 電路設(shè)計(jì)可分類為同步電路和非同步電路設(shè)計(jì)。 數(shù)字電路 同步電路和異步電路的區(qū)別是什么？（仕蘭微電子） 什么是同步邏輯和異步邏輯？（漢王筆試） 同步邏輯是時(shí)鐘之間有固定的因果關(guān)系。 問，觸發(fā)器D2的建立時(shí)間T3和保持時(shí)間應(yīng)滿足什么條件。 1時(shí)鐘周期為T,觸發(fā)器D1的寄存器到輸出時(shí)間最大為T1max，最小為T1min。 十、簡述你本人獨(dú)立負(fù)責(zé)的一個(gè)產(chǎn)品開發(fā)過程。請用C或者51匯編語言編寫使用冒泡算法對16進(jìn)制字串str[]從小到大排列。請用C51語言編寫一個(gè)函數(shù)：將兩個(gè)ASCII碼轉(zhuǎn)換成一字節(jié)的BCD碼。簡述實(shí)時(shí)操作系統(tǒng)的任務(wù)調(diào)度算法。簡述狀態(tài)機(jī)的設(shè)計(jì)原理。 對于汽車直流電源，電源采用如下濾波方式，L電感和CC2選擇多少合適？L為100UH、1mH哪種較好？ L+12VC1輸入C2輸出 請你畫出由普通運(yùn)算放大器組成、放大10倍的低頻信號放大電路圖。 一、簡述51單片機(jī)的I/O口結(jié)構(gòu)及I/O端口的存取方法。 姓名it不能因?yàn)楸痪埽头裾J(rèn)自己或 責(zé)罵公司。所以最好在面試前 把該看的書看看。（漢王筆試） 共同的注意點(diǎn) ，面試官主要根據(jù)你的簡歷提問，所以一定要對自己負(fù)責(zé)，把簡歷上的東西 搞明白； ，就招目前他們確的方向的人，這種情況下，就要投其所好，盡 量介紹其所關(guān)心的東西。請簡述用EDA軟件（如PROTEL）進(jìn)行設(shè)計(jì)（包括 原理圖和PCB圖）到調(diào)試出樣機(jī)的整個(gè)過程。（仕蘭微面試題目） 請談?wù)剬σ粋€(gè)系統(tǒng)設(shè)計(jì)的總體思路。 你希望從事哪方面的研究？（可以選擇多個(gè)方向。 題目是英文出的，要用英文回答。說出你想達(dá)到的目標(biāo)。主觀題 你認(rèn)為你從事研發(fā)工作有哪些特點(diǎn)？（仕蘭微面試題目） 說出你的最大弱點(diǎn)及改進(jìn)方法。(Dephi) ____________________________________________________________________________ (lucent) 3x^4+a*x^3+x^2+c*x+d(a+b)+c==(a+c)+b。a,b,c。(Intel) 3三個(gè)notresourceifastateispreemption?（IBM） 3What（未知） 3一些DOS命令，如顯示文件，拷貝，刪除。(威勝) 用perl或TCL/Tk實(shí)現(xiàn)一段字符串識別和比較的程序。 （新太硬件面題） 2 方形圍欄的樁子的個(gè)數(shù)一樣但是小于36，問有多少羊？（威盛） 2(這個(gè)題目真bt)（新太硬件面題） 2操作系統(tǒng)的功能。 2防火墻是怎么實(shí)現(xiàn)的？上海筆試試題） 用C語言寫一個(gè)遞歸算法求N！；（華為面試題）（威盛VIA（華為面試題） 1寫出兩個(gè)排序算法,問哪個(gè)好？（威盛） 1編一個(gè)簡單的求n!的程序is 　　Data 　　下面的結(jié)果是程序A還是程序B的？ 　　}is 　　printf(Data 　　testf(amp。 　　m[0]=1。*n,m[2]。 　　*p+=1。 　　{testf(int**p) 　?。 　　B) 　　 　　}%dvalue 　　testf(n)。 　　m[0]=1。*n,m[2]。 　　*p+=1。 　　{testf(int*p)（仕蘭微面試題目） 　?。（仕蘭微面試題目） 1A） 1請簡要描述HUFFMAN編碼的基本原理及其基本的實(shí)現(xiàn)方法。SDRAM）中是否還需要優(yōu)化？SDRAM）中已經(jīng)最優(yōu)化了，換到零一個(gè)系 統(tǒng)（300M－.（信威 dsp軟件面試題） DSP的結(jié)構(gòu)（哈佛結(jié)構(gòu)）；（未知） 嵌入式處理器類型(如ARM)，操作系統(tǒng)種類（Vxworks,ucos,winCE,linux），操作系 統(tǒng)方面偏CS方向了，在CS篇里面講了；（未知） 1有一個(gè)LDO芯片將用于對手機(jī)供電，需要你對他進(jìn)行評估，你將如何設(shè)計(jì)你的測試項(xiàng) 目？ 1某程序在一個(gè)嵌入式系統(tǒng)（200M (n)的z變換；；；（未知） DSP和通用處理器在結(jié)構(gòu)上有什么不同，請簡要畫出你熟悉的一種DSP結(jié)構(gòu)圖。（新太硬件面題） 拉氏變換與Z變換公式等類似東西，(n)=a*h(n1)+b*δ(n)（仕蘭微面試題 目） 數(shù)字濾波器的分類和結(jié)構(gòu)特點(diǎn)。（新太硬件面題） _________________________________________________________________________ 連續(xù)正弦信號和連續(xù)矩形波(都有圖)的傅立葉變換（未知） 給出一時(shí)域信號，要求（1）寫出頻率分量，（2）寫出其傅立葉變換級數(shù)；（3）當(dāng)波 形經(jīng)過低通濾波器濾掉高次諧波而只保留一次諧波時(shí)，畫出濾波后的輸出波形。兩路？ 信號與系統(tǒng):在時(shí)域與頻域關(guān)系。5khz,要用8K的采樣率，怎么辦？信號與系統(tǒng) 的話音頻率一般為300~3400HZ，若對其采樣且使信號不失真，其最小的采樣頻率應(yīng)為 多大？若采用8KHZ的采樣頻率，并采用8bit的PCM編碼，則存儲(chǔ)一秒鐘的信號數(shù)據(jù)量有多 大？（仕蘭微面試題目） 什么耐奎斯特定律,怎么由模擬信號轉(zhuǎn)為數(shù)字信號。（華為面試題） 1RS232c高電平脈沖對應(yīng)的TTL邏輯是?(負(fù)邏輯?)（漢王筆試） 1cache的主要部分什么的。（東信筆試題） 1請畫出微機(jī)接口電路中，典型的輸入設(shè)備與微機(jī)接口邏輯示意圖（數(shù)據(jù)接口、控制接 口、所存器/緩沖器）。如果簡歷上還說做過cpu之類，就會(huì)問到諸如cpu如何工作，流水線之類的問題。 　　除了最通用的南北橋結(jié)構(gòu)外，目前芯片組正向更高級的加速集線架構(gòu)發(fā)展，Intel的 8xx系列芯片組就是這類芯片組的代表，它將一些子系統(tǒng)如IDE接口、音效、MODEM和USB直 接接入主芯片，能夠提供比PCI總線寬一倍的帶寬，達(dá)到了266MB/s。其中北橋芯片起著主導(dǎo)性的作用，也稱為主橋（Host南橋芯片則提供對KBC（鍵盤控制器）、RTC（實(shí)時(shí)時(shí) 鐘控制器）、USB（通用串行總線）、Ultra（揚(yáng)智電子筆試） 芯片組（Chipset）是主板的核心組成部分，按照在主板上的排列位置的不同，通常分為 北橋芯片和南橋芯片。PC 單片機(jī)上電后沒有運(yùn)轉(zhuǎn)，首先要檢查什么？（東信筆試題） WhatLOOP1 　　 　　：此延時(shí)子程序略ACALLMOVSKP1：MOV 　　SKP1 　　A，R3 　?。篗OV 　　R3，00H 　?。篗OV 　　P1，0FFH 　?。ㄊ颂m微面試題目） 　?。ㄊ颂m微面試題目） 如單片機(jī)中斷幾個(gè)/類型，編中斷程序注意什么問題；（未知） 要用一個(gè)開環(huán)脈沖調(diào)速系統(tǒng)來控制直流電動(dòng)機(jī)的轉(zhuǎn)速，程序由8051完成。（仕蘭微面試 題目） PCI總線的含義是什么？PCI總線的主要特點(diǎn)是什么？該2716有沒有重疊地址？根據(jù)是什么？若 有，則寫出每片2716的重疊地址范圍。簡述單片機(jī)應(yīng)用系統(tǒng)的設(shè)計(jì)原則。rm,uname。命令cpAvant，UNIX當(dāng)然也要大概會(huì)操作。Cadence,（未知） 3太底層的MOS管物理特性感覺一般不大會(huì)作為筆試面試題，因?yàn)槿俏㈦娮游锢?，?式推導(dǎo)太羅索，除非面試出題的是個(gè)老學(xué)究。越多越好。（凹凸的題目和面試） 2寫schematic（凹凸的題目和面試） 2畫pbulkprocess.（威 盛筆試題circuittranditionaldiffusionmetal,polyof thesemiconductor.resistancedescribehow（科廣試題） 2Please（科廣試題） 2什么是NMOS、PMOS、CMOS？什么是增強(qiáng)型、耗盡型？什么是PNP、NPN？他們有什么差 別？（仕蘭微面試題目） 2硅柵COMS工藝中N阱中做的是P管還是N管，N阱的阱電位的連接有什么要求？（仕蘭微 面試題目） 2畫出CMOS晶體管的CROSSOVER圖（應(yīng)該是縱剖面圖），給出所有可能的傳輸特性和轉(zhuǎn) 移特性。（仕蘭微面試題目） 1半導(dǎo)體工藝中，摻雜有哪幾種方式？（仕蘭微面試題目） 1描述CMOS電路中閂鎖效應(yīng)產(chǎn)生的過程及最后的結(jié)果？（仕蘭微面試題目） 1解釋latchup現(xiàn)象和Antenna（仕蘭微面試題目） 1列舉幾種集成電路典型工藝。 1請簡述一下設(shè)計(jì)后端的整個(gè)流程？（仕蘭微面試題目） 1是否接觸過自動(dòng)布局布線？請說出一兩種工具軟件。delay）反標(biāo)到生成的門級網(wǎng)表中,返回電路仿真階段進(jìn)行再 仿真。hp 3.）邏輯綜合（synthesiseesoftmicrowave:pspice，spectre***ANTIVSS SYNOPSYSCADENCE:Modlesim MENTORVeroligXL (viewdraw) 2.）電路仿真（circuitMENTORVISUALHDL （揚(yáng)智電子筆試） 先介紹下IC開發(fā)流程： 1.）代碼輸入（design上海筆試試題） 寫出asic前期設(shè)計(jì)的流程和相應(yīng)的工具。（威盛VIAout之間的設(shè)計(jì)flow,并列出其中各步使用的tool.（未知） Asic的design（未知） 從RTL（仕蘭微面試題目） 簡述FPGA等可編程邏輯器件設(shè)計(jì)流程。Specific根據(jù)一 個(gè)用戶的特定要求，能以低研制成本，短、交貨周期供貨的全定制，半定制集成電路。（未知） 答案：FPGA是可編程ASIC。IC設(shè)計(jì)基礎(chǔ)（流程、工藝、版圖、器件） 我們公司的產(chǎn)品是集成電路，請描述一下你對集成電路的認(rèn)識，列舉一些與集成電路 相關(guān)的內(nèi)容（如講清楚模擬、數(shù)字、雙極型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA 等的概念）。 ______________________________________________________