集成電路版圖設(shè)計 (2)-文庫吧
2024-12-23 01:54 本頁面
【正文】 ktopmetal for inductor n 6 Metal 1 Poly n Polycide resistor( Ohm/sq) n High N/P implant resistor(59 Ohm/sq, 133 Ohm/sq) n M1M5 (78 mOhm/sq) Thicktopmetal (18 mOhm/sq) 11 第 7章 版圖設(shè)計 工藝流程定義 版圖 幾何設(shè)計規(guī)則 圖元 電學(xué)設(shè)計規(guī)則 布線規(guī)則 版圖設(shè)計 版圖檢查 版圖數(shù)據(jù)提交 版圖 幾何 設(shè)計規(guī)則 ? 集成電路的制造必然受到工藝技術(shù)水平的限制 ， 受到器件物理參數(shù)的制約 ， 為了保證器件正確工作和提高芯片的成品率 ， 要求設(shè)計者在版圖設(shè)計時遵循一定的設(shè)計規(guī)則 ， 這些設(shè)計規(guī)則直接由流片廠家提供 。 ? 設(shè)計規(guī)則 （ design rule） 是版圖設(shè)計和工藝之間的接口 。 ? 設(shè)計規(guī)則主要包括各層的最小寬度 、 層與層之間的最小間距等。 ? 設(shè)計規(guī)則可以采用可縮放的 ?規(guī)則 （ 最小尺寸用 ?的倍數(shù)表示 ）和固定的微米規(guī)則 （ 最小尺寸用具體微米數(shù)值給出 ） 1. 最小寬度 (minWidth) 在利用 DRC(設(shè)計規(guī)則檢查 )對版圖進行幾何規(guī)則檢查時，對于寬度低于規(guī)則中指定的最小寬度的幾何圖形，計算機將給出錯誤提示。 最小 寬度指封閉幾何圖形的內(nèi)邊之間的距離 ?m CMOS工藝中各版圖層的線條最小寬度 層 (layer) 最小寬度 (minWidth) 單位： lambda=?m N阱 (N_well) 12 擴散層 (P_plus_select/N_plus_select) 2 多晶硅 (Poly) 2 有源層 (Active) 3 接觸孔 (Contact) 2*2(固定尺寸 ) 第一層金屬 (Metal1) 3 接觸孔 (Via1) 2*2(固定尺寸 ) 第二層金屬 (Metal2) 3 第二層多晶硅 (Electrode) 3 接觸孔 (Via2) 2*2(固定尺寸 ) 第三層金屬 (Metal3) 5 2. 最小間距 (minSep) 間距指各幾何圖形外邊界之間的距離 ?m CMOS工藝版圖各層圖形之間的最小間隔 最小寬度 (minSep) 單位： lambda= N_well Active Poly P_l\plus_select/ N_plus_select Contact Metal1 Via1 Metal2 Electrode Via2 Metal3 N_well 18 Active 6 3 Poly 1 3 P_plus_select/ N_plus_select 3 2 Contact 2 2 3 Metal1 3 Via1 2 2 2 3 Metal2 4 Electrode 2 2 3 3 Via2 2 3 Metal3 15 15 15 15 3 3. 最小交疊 (min Overlap) 交迭有兩種形式： a)一幾何圖形內(nèi)邊界到另一圖形的內(nèi)邊界長度(overlap) b)一幾何圖形外邊界到另一圖形的內(nèi)邊界長度(extension) XY(a) (b) X Y N_well Active Poly P_l\plus_select/N_plus_select Contact Metal1 Via1 Metal2 Electrode Via2 Metal3 N_well 6 Active Poly 2 P_plus_select/ N_plus_select 2 Contact 1 Metal1 1 Via1 1 Metal2 1 Electrode 2 2 Via2 1 Metal3 1 Glass 6 ?m CMOS工藝版圖各層圖形之間最小交 疊 新加坡 Chartered ?mCMOS工藝設(shè)計規(guī)則 n阱 (well) n阱的最小寬度 阱與阱之間的最小間距 ndiff到 nwell的最小間距 (inside) (outside) pdiff到 nwell的最小間距 (inside) (outside) p mos 器件必須在 nwell內(nèi) 有源區(qū)（ active） 有源區(qū)的最小寬度 有源區(qū)之間的最小間距 多晶硅（ poly） 多晶硅的最小寬度 多晶硅間的最小間距 多晶硅與有源區(qū)的最小間距 多晶硅柵在場區(qū)上的最小露頭 源、漏與柵的最小間距 引線孔（ contact） 引線孔的最大最小寬度 引線孔間的最小間距 多晶硅覆蓋引線孔的最小間距 metal1覆蓋引線孔的最小間距 引線孔到 gate間距 diff覆蓋引線孔的最小間距 金屬 1（ metal1） 金屬 1的最小寬度 金屬 1間的最小間距 金屬 2（ metal2） 金屬 2的最小寬度 金屬 2間的最小間距 4. 設(shè)計規(guī)則舉例 20 圖 多晶硅層相關(guān)設(shè)計規(guī)則的圖形關(guān)系 21 第 7章 版圖設(shè)計 工藝流程定義 版圖 幾何設(shè)計規(guī)則 圖元 電學(xué)設(shè)計規(guī)則 布線規(guī)則 版圖設(shè)計 版圖檢查 版圖數(shù)據(jù)提交 圖元 ? 電路所涉及的每一種元件都是由一套掩模決定的幾何形狀和一系列物理 、 化學(xué)和機械處理過程的一個有機組合 。 ? 僅根據(jù) 設(shè)計規(guī)則來設(shè)計版圖 ， 難以入手 。 ? 對版圖設(shè)計者來講 ， 工藝能夠制造的有源和無源元件的版圖應(yīng)該作為工藝元件庫事先從工藝廠家得到 。
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1