集成電路設(shè)計(jì)基礎(chǔ)ch(3)-文庫吧
2024-12-23 01:54 本頁面
【正文】 低電阻率的金屬或合金是一個(gè)值得優(yōu)先考慮的方法 。 2022/2/4 12 鋁合金 ? 在純金屬不能滿足一些重要的電學(xué)參數(shù) 、 達(dá)不到可靠度的情況下 ， IC金屬化工藝中采用 合金 。 ? 硅鋁 、 鋁銅 、 鋁硅銅等合金已用于減小峰值 、 增大電子遷移率 、 增強(qiáng)擴(kuò)散屏蔽 ， 改進(jìn)附著特性等 。 或用于形成特定的肖特基勢壘 。 例如 ,稍微在 Al中多加 1wt%的 Si即可使 Al導(dǎo)線上的缺陷減至最少 ， 而在 Al中加入少量 Cu， 則可使 電子遷移率提高 10?1000倍； ? 通過金屬之間或與 Si的互相摻雜可以增強(qiáng) 熱穩(wěn)定性 。 2022/2/4 13 銅 (Cu) ? 因?yàn)殂~的電阻率為 ???cm,比鋁 ???cm的電阻率低 , 今后 ,以銅代鋁將成為半導(dǎo)體技術(shù)發(fā)展的趨勢 . ? IBM公司最早推出銅布線的 CMOS工藝 , 實(shí)現(xiàn)了 400MHz Power PC芯片 . ? ?m的 CMOS工藝中幾乎都引入了銅連線工藝 . 2022/2/4 14 金與金合金 ?由于 GaAs與 III/V器件及 IC被應(yīng)用于對速度與可靠性要求很高的行業(yè)，如電腦、通訊、軍事、航空等。故對形成金屬層所使用的金屬有一定的限制。 ?而 GaAs、 InP襯底的半絕緣性質(zhì)及化學(xué)計(jì)量法是挑選金屬時(shí)的附加考慮因素。由于離子注入技術(shù)的最大摻雜濃度為31018cm3， 故不能用金屬與高摻雜的半導(dǎo)體（ 31019cm3）形成歐姆接觸（受到最大摻雜濃度的限制）。這個(gè)限制促使人們在 GaAs及 InP芯片中采用 合金 （摻雜濃度低）作為接觸和連接材料。在制作 N型 GaAs歐姆接觸時(shí)采用金與鍺(合金 )形成的低共熔混合物。所以第一第二層金屬必須和金鍺歐姆接觸相容，因此有許多金合金系統(tǒng)得到應(yīng)用。 2022/2/4 15 金與金合金 (續(xù) ) ? 基于金的金屬化工藝和半絕緣襯底及多層布線系統(tǒng)的組合有一個(gè)優(yōu)點(diǎn)，即芯片上傳輸線和電感有更高的 Q值。 ? 在大部分 GaAs IC工藝中有一個(gè)標(biāo)準(zhǔn)的工序：即把第一層金屬布線與形成肖特基勢壘與柵極形成結(jié)合起來。（ MESFET) 2022/2/4 16 兩層與多層金屬布線 ? VLSI至少采用兩層金屬布線。第一層金屬主要用于器件各個(gè)極的接觸點(diǎn)及器件間的部分連線，這層金屬通常較薄，較窄，間距較小。第二層主要用于器件間及器件與焊盤間的互聯(lián)，并形成傳輸線。寄生電容大部分由兩層金屬及其間的隔離層形成。 ? 多數(shù) VLSI工藝中使用 3層以上的金屬。最上面一層通常用于供電及形成牢固的接地。其它較高的幾層用于提高密度及方便自動(dòng)化布線 。 2022/2/4 17 CMOS工藝的多層互聯(lián)線 2022/2/4 18 IC設(shè)計(jì)與金屬布線 ?多數(shù)情況下， IC特別是 VLSI版圖 設(shè)計(jì)者的基本任務(wù)是完成金屬布線。因?yàn)榛酒骷渌鲗拥陌鎴D通常已經(jīng)事先做好，存放在元件庫中。門陣列電路中，單元電路內(nèi)的布線也已經(jīng)完成。 ?對于電路設(shè)計(jì)者而言，布線的技巧包含合理使用金屬層，減少寄生電容或在可能的情況下合理利用寄生電容等。 2022/2/4 19 多晶硅 ? 多晶硅與單晶硅都是硅原子的集合體 。 ? 多晶硅特性隨結(jié)晶度與雜質(zhì)原子而改變 。 非摻雜的多晶硅薄層實(shí)質(zhì)上是半絕緣的 ， 電阻率為 300 ?cm 。 通過不同雜質(zhì)的組合 ， 多晶硅的電阻率可被控制在 500— ?cm ? 多晶硅被廣泛用于電子工業(yè) 。 在 MOS及雙極器件中 ，多晶硅用制作柵極 、 形成源極與漏極 （ 或雙極器件的基區(qū)與發(fā)射區(qū) ） 的歐姆接觸 、 基本連線 、 薄 PN結(jié)的擴(kuò)散源 、 高值電阻等 （ 例 ） 。 2022/2/4 20 多晶硅的制造技術(shù) ? 多晶硅層可用濺射法，蒸發(fā)或 CVD法 (一種外延生長技術(shù)）沉淀。 ? 多晶硅可用擴(kuò)散法 、 注入法摻雜 ， 也
法律信息相關(guān)推薦
鄂ICP備17016276號-1