【正文】 。 READY/BUSY：狀態(tài)輸出端。 98C64A正在執(zhí)行編程寫入時，此管腳為低電平。寫完后，此管腳變?yōu)楦唠娖?。因為正在寫入當前?shù)據(jù)時， 98C64A不接收 CPU送來的下一個數(shù)據(jù)，所以 CPU可以通過檢查此管腳的狀態(tài)來判斷寫操作是否結束。 退 出 第二節(jié) 地址譯碼 CPU輸出的地址引腳如何與存儲芯片的地址連接呢？通常將 CPU的地址引腳與同名的存儲芯片的地址引腳直接相連， CPU剩余的地址引腳，也即高位地址通過譯碼連接存儲芯片的片選端。 退 出 地址譯碼方式 存儲器的地址譯碼方式可以分為兩種，一種稱為全地址譯碼，另一種稱為部分地址譯碼。 一、全地址譯碼方式 所謂全地址譯碼，就是構成存儲器時要使用全部地址總線信號，即所有的高位地址信號用來作為譯碼器的輸入，低位地址信號接存儲芯片的地址輸入線，從而使得存儲器芯片上的每一個單元在整個內(nèi)存空間中具有唯一的一個地址。 如 圖 。這是一片 SRAM 6264與 8086/8088系統(tǒng)的連接圖?？梢钥闯?，只要 A19～ A13為以下二進制位時，就可訪問 6264存儲單元，具體哪一個存儲單元由低13位（ A12～ A0）決定。 退 出 0111 101? ???? ???? ???? 該片 6264的地址范圍為： 0111 1010 0000 0000 0000=3E000H ? 到 0011 1111 1111 1111 1111=3FFFFH 若將圖 “與非”門改為“或”門，如 圖 示，則 6264的地址范圍就變成 84000H～ 85FFFH。 二、部分地址譯碼方式 顧名思義，部分地址譯碼就是僅把地址總線的一部分地址信號線與存儲器連接，通常是用高位地址信號的一部分（而不是全部）作為片選譯碼信號， 圖 分地址譯碼的例子。 退 出 從圖 ， A19～ A0為以下二進制位時，就可訪問 6264存儲單元。 1111 1??? ???? ???? ???? 低 13位可取 0 0000 0000 0000~1 1111 1111 1111，所以該片的地址范圍為： 1111 1??0 0000 0000 0000~1111 1??1 1111 1111 1111 當 A14 A13=00： 1111 1000 0000 0000 0000=F8000H ? 到 1111 1001 1111 1111 1111=F9FFFH 當 A14 A13=01： FA000H～ FBFFFH 當 A14 A13=10： FC000H～ FDFFFH 當 A14 A13=11： FE000H～ FFFFFH 按這種地址譯碼方式，芯片占用的這 4個 8KB的區(qū)域決不可再分配給其它芯片。否則，會造成總線競爭而使微機無法正常工作。 退 出 常用的譯碼器件 一、 38線譯碼器 集成電路器件中有不少專用譯碼器，其中 74LS138經(jīng)常作為存儲器的譯碼器件，其引腳圖如 圖 。 它的真值表如 表 。 例如，以 8088為 CPU的微型計算機系統(tǒng)，其 RAM系統(tǒng)由 8片 6264組成，要求存儲范圍為 50000H~5FFFFH。利用74LS138作為譯碼器件，采用全譯碼，其連接圖如 圖 所示。 退 出 二、 PROM地址譯碼 圖 82S147 PROM（ 512?8）代替圖 74LS138譯碼器。 表 PROM單元的二進制值。由于一塊新的 PROM單元都為邏輯 1，所以 256個單元中只需寫入 8個單元。 三、 PAL可編程譯碼器 圖 PAL16L8代替圖 。 其編程程序如下： 退 出 CHIP DECODER PAL16L8 。pins 1 2 3 4 5 6 7 8 9 10 A19 A18 A17 A16 A15 A14 A13 NC NC GND 。pins 11 12 13 14 15 16 17 18 19 20 NC O8 O7 O6 O5 O4 O3 O2 O1 VCC EQUATIONS /O1=/A19*A18*/A17*A16*/A15*/A14*/A13 /O2=/A19*A18*/A17*A16*/A15*/A14*A13 /O3=/A19*A18*/A17*A16*/A15*A14*/A13 /O4=/A19*A18*/A17*A16*A15*/A14*/A13 /O5=/A19*A18*/A17*A16*/A15*A14*A13 /O6=/A19*A18*/A17*A16*A15*/A14*A13 /O7=/A19*A18*/A17*A16*A15*A14*/A13 /O8=/A19*A18*/A17*A16*A15*A14*A13 退 出 第三節(jié) 內(nèi)存儲器擴展技術 存儲容量的位擴展 單個存儲芯片字長就不能滿足要求，這時就需要進行位擴展，以滿足字長的要求。 位擴展的電路連接方法是 ：將每個存儲芯片的地址線和控制線（包括選片信號線、讀 /寫信號線等）全部同名接在一起，而將它們的數(shù)據(jù)線分別引出連接至數(shù)據(jù)總線的不同位上。 其連接方法如 圖 。 退 出 存儲容量的字擴展 字擴展是對存儲器容量的擴展。 字擴展的電路連接方法是 ：將每個芯片的地址信號、數(shù)據(jù)信號和讀 /寫信號等控制信號線同名全部接在一起，只將選片端分別引出到地址譯碼器的不同輸出端，即用片選信號來區(qū)別各個芯片的地址。其連接示意圖如 圖 示。 退 出 存儲容量的字位擴展 在構成一個實際的存儲器時，往往需要同時進行位擴展和字擴展才能滿足存儲容量的需求。擴展時需要的芯片數(shù)量可以這樣計算：要構成一個容量為 M?N位的存儲器，若使用 p?k位的芯片（ pM,kN），則構成這個存儲器需要 (M/p） ?(N/k)個這樣的存儲器芯片。 例 61 用 Intel 2164構成容量為 128KB的內(nèi)存。 分析： 由于 2164是