【正文】 1B E 0B E 2W R 7W R 6W R 5W R 4W R 3W R 2W R 1W R 011111111知 識 概 述 ? 基本概念： SRAM， DRAM， EPROM，EEPROM，全地址譯碼，部分地址譯碼 ? 重點：內(nèi)存儲器分類，各類內(nèi)存儲器特點及使用場合，地址譯碼，內(nèi)存儲器的擴展技術 ? 難點： DRAM的擴展技術 退 出 。 退 出 第四節(jié) 16位、 32位及 64位機 存儲器系統(tǒng) 16位機的存儲系統(tǒng) 存儲系統(tǒng)分為兩個存儲體，如 圖 。 其編程程序如下： 退 出 CHIP DECODER PAL16L8 。 如 圖 。 Vpp：編程電壓輸入端。 2. DRAM的外部特性 圖 2164A的引腳圖，其引腳功能如下： A0～ A7：地址輸入線。 4. 功耗 使用功耗低的存儲器芯片構成存儲系統(tǒng)，不僅可以減少對電源容量的要求，而且還可以提高存儲系統(tǒng)的可靠性。 內(nèi)存儲器的分類 退 出 內(nèi)存儲器 ROM 雙極 RAM MOS型 RAM 掩模式 ROM 可編程的 ROM 可擦除 PROM RAM SRAM DRAM EPROM EEROM 一、隨機存取存儲器 RAM 1. 雙極型 RAM 雙極型 RAM的主要特點： 存取時間短，通常為幾納秒到幾十納秒； 其集成度低、功耗大，而且價格也較高。 CPU在讀寫存儲器時，其讀寫時間必須大于存儲器芯片的額定存取時間。只有當為低電平時， CPU才能夠從芯片中讀出數(shù)據(jù)，通常與系統(tǒng)總線的 MEMW相連。 2. EPROM的外部特性 27256的外部引腳如 圖 ，這是一塊 32K 8bit的 EPROM芯片， 27256各引腳如下： A0～ Al4： l5根地址輸入線。寫完后，此管腳變?yōu)楦唠娖?。利?4LS138作為譯碼器件，采用全譯碼，其連接圖如 圖 所示。 分析： 由于 2164是 64K 1的芯片，所以首先要進行位擴展。 退 出 圖 靜態(tài) RAM的存儲電路 退 出 X 地 址 選 擇 線V c cT 1T 2T 3 T 4T 5 T 6T 7 T 8I / OI / OY 地 址 選 擇 線圖 6 . 1 靜 態(tài) R A M 的 存 儲 電 路所 有 存 儲 元 共 用 此 電 路圖 SRAM 6264外部腳圖 退 出 圖 單管動態(tài)存儲元的電路 退 出 字 選 線 （ 地 址 選 擇 線 ）位 線 D（ 數(shù) 據(jù) 線 ）分 布 電 容CD存 儲 電 容C圖 6 . 3 單 管 動 態(tài) 存 儲 元 的 電 路圖 2164A外部引腳圖 退 出 圖 2164A外部引腳圖 圖 EPROM存儲單元示意圖 退 出 + 5 VDSA 1SiO2 浮 空 多晶 硅 柵P+P+N 基 體字 線E P R O M位 線( a ) ( b )圖 6 . 5 E P R O M 存 儲 單 元 示 意 圖 圖 EPROM 27256引腳圖 退 出 圖 E2PROM存儲元結構示意圖 退 出 n+n+場 氧 化 物門 氧 化 物基 體P第 一 級 多 晶 硅（ 浮 空 柵 ）第 二 級 多 晶 硅隧 道 氧 化 硅+ VG+ VD圖 6 . 7 E2P R O M 存 儲 元 結 構 示 意 圖 圖 NMC98C64A引腳圖 退 出 圖 退 出 D B 0A 0A 1 2M E M RA 1 9A 1 8A 1 7A 1 6A 1 5M E M WD B 7A 0A 1 2W EC S2 O E C S1 amp。每個存儲體的獨立的寫信號如 圖 。其連接示意圖如 圖 示。否則，會造成總線競爭而使微機無法正常工作。 OE ：輸出允許信號，低電平有效。 WE：寫允許信號。對 SRAM芯片來講，數(shù)據(jù)線的根數(shù)決定了芯片上每個存儲單元的二進制位數(shù)。擦除和重新編程都可以多次進行。 2. 可編程 ROM 用戶可以讀出其內(nèi)容，但再也無法改變它的內(nèi)容。一個存儲芯片上地址線的多少決定了該芯片有多少個存儲單元。 DIN和 DOUT：芯片的數(shù)據(jù)輸入、輸出線。其中： A0～ A12： 13根地址線。 二、部分地址譯碼方式 顧名思義，部分地址譯碼就是僅把地址總線的一部分地址信號線與存儲器連接，通常是用高位地址信號的一部分（而不是全部）作為片選譯碼信號， 圖 分地址譯碼的例子。 其連接方法如 圖 。 圖 8086存儲系統(tǒng)的連接圖。+ 5 V8 0 8 8 系 統(tǒng)B U SS R A M 6 2 6 4圖 6 . 1 1 部 分 地 址 譯 碼 連 接 圖~~ ~圖 74LS138引腳圖 退 出 表 74 LS138真值表 退 出 G2INPUTS OUTPUTS ENABLE SELECT G1 C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 ? H ? ? ? H H H H H H H H L ? ? ? ? H H H H H H H H H L L L L L H H H H H H H H L L L H H L H H H H H H H L L H L H H L H H H H H H L L H H H H H L H H H H H L H L L H H H H L H H H H L H L H H H H H H L H H H L H H L H H H H H H L H H L H H H H H H H H H H L *G2=G2A+G2B H=high level, L=low level, X=irrelevant 退 出 A0A0A1 2A1 2W EC S2O EM E M WM E M RC S1C S1C S1C S1C S1C S1C S1C S1+ 5 VA1 3A1 4