內(nèi)存儲器接口ppt課件-在線瀏覽
2025-02-22 05:54本頁面
【正文】 下二進制位時，就可訪問 6264存儲單元。否則，會造成總線競爭而使微機無法正常工作。 它的真值表如 表 。利用74LS138作為譯碼器件，采用全譯碼，其連接圖如 圖 所示。 表 PROM單元的二進制值。 三、 PAL可編程譯碼器 圖 PAL16L8代替圖 。pins 1 2 3 4 5 6 7 8 9 10 A19 A18 A17 A16 A15 A14 A13 NC NC GND 。 位擴展的電路連接方法是 ：將每個存儲芯片的地址線和控制線（包括選片信號線、讀 /寫信號線等）全部同名接在一起，而將它們的數(shù)據(jù)線分別引出連接至數(shù)據(jù)總線的不同位上。 退 出 存儲容量的字擴展 字擴展是對存儲器容量的擴展。其連接示意圖如 圖 示。擴展時需要的芯片數(shù)量可以這樣計算：要構(gòu)成一個容量為 M?N位的存儲器，若使用 p?k位的芯片（ pM,kN），則構(gòu)成這個存儲器需要 (M/p） ?(N/k)個這樣的存儲器芯片。 分析： 由于 2164是 64K 1的芯片，所以首先要進行位擴展。所需的芯片數(shù)為（ 128/64） （ 8/1）=16片。 退 出 綜上所述，存儲器容量的擴展可以分為 3步： 第一，選擇合適的芯片； 第二，根據(jù)要求將芯片“多片并連”進行位擴展，設(shè)計出滿足字長要求的存儲模塊； 第三，將多組串聯(lián)，對存儲模塊進行字擴展，構(gòu)成符合要求的存儲器系統(tǒng)。 對于 16位的 CPU為此也都設(shè)置了用于存儲體選擇的兩個 控制 信號和。 在 Intel系列的 CPU通過產(chǎn)生獨立的寫信號來選擇每個存 儲體的寫操作，如 圖 。 退 出 32位機的存儲系統(tǒng) 對于 32位機的存儲系統(tǒng)分為 4個存儲體，如 圖 。每個存儲體的獨立的寫信號如 圖 。 64位的 CPU都設(shè)置了用于選擇存儲體的信號、和。 退 出 圖 靜態(tài) RAM的存儲電路 退 出 X 地 址 選 擇 線V c cT 1T 2T 3 T 4T 5 T 6T 7 T 8I / OI / OY 地 址 選 擇 線圖 6 . 1 靜 態(tài) R A M 的 存 儲 電 路所 有 存 儲 元 共 用 此 電 路圖 SRAM 6264外部腳圖 退 出 圖 單管動態(tài)存儲元的電路 退 出 字 選 線 （ 地 址 選 擇 線 ）位 線 D（ 數(shù) 據(jù) 線 ）分 布 電 容CD存 儲 電 容C圖 6 . 3 單 管 動 態(tài) 存 儲 元 的 電 路圖 2164A外部引腳圖 退 出 圖 2164A外部引腳圖 圖 EPROM存儲單元示意圖 退 出 + 5 VDSA 1SiO2 浮 空 多晶 硅 柵P+P+N 基 體字 線E P R O M位 線( a ) ( b )圖 6 . 5 E P R O M 存 儲 單 元 示 意 圖 圖 EPROM 27256引腳圖 退 出 圖 E2PROM存儲元結(jié)構(gòu)示意圖 退 出 n+n+場 氧 化 物門 氧 化 物基 體P第 一 級 多 晶 硅（ 浮 空 柵 ）第 二 級 多 晶 硅隧 道 氧 化 硅+ VG+ VD圖 6 . 7 E2P R O M 存 儲 元 結(jié) 構(gòu) 示 意 圖 圖 NMC98C64A引腳圖 退 出 圖 退 出 D B 0A 0A 1 2M E M RA 1 9A 1 8A 1 7A 1 6A 1 5M E M WD B 7A 0A 1 2W EC S2 O E C S1 amp。+ 5 V8 0 8 8 系 統(tǒng)B U SS R A M 6 2 6 4A 1 4A 1 3A 1 9A 1 8A 1 7A 1 6A 1 5A 1 4A 1 3 ≥ 1 C S1 圖 6 . 9 6 2 6 4 的 全 地 址 譯 碼 連 接圖 6 . 1 0 或 門 譯 碼~D 7~D 0~ ~:圖 部分地址譯碼連接圖 退 出 D B 0~D 7A 0A 1 2M E M RA 1 9A 1 8A 1 7A 1 6A 1 5M E M WD 0D B 7A 0A 1 2W EC S2 O E C S1 amp。0008 0 8 8系 統(tǒng) 總 線S R A M 6 2 6 47 4 L S 1 3 8D B0~D B7D0~D7~ ~圖 6 . 1 3 7 4 L S 1 3 8 作 為 譯 碼 器 件 的 存 儲 器 連 接 圖1： 5 0 0 0 0 H ~ 5 1 F F F H2： 5 2 0 0 0 H ~ 5 3 F F F H3： 5 4 0 0 0 H ~ 5 5 F F F H4： 5 6 0 0 0 H ~ 5 7 F F F H5： 5 8 0 0 0 H ~ 5 9 F F F H6： 5 A 0 0 0 H ~ 5 B F F F H7： 5 C 0 0 0 H ~ 5 D F F F H8： 5 E 0 0 0 H ~ 5 F F F F H圖 74LS138 作為譯碼器件的存儲器連接圖 圖 用 PRAM譯碼的存儲器連接圖 退 出 A0A0A1 2A1 2W EC S2O EM E M WM E M RC S1C S1C S1C S1C S1C S1C S1C S1+ 5 VA1 3A1 4A1 5A1 6A1 7A1 8A1 98 0 8 8系 統(tǒng) 總 線S R A M 6 2 6 4A0A1A2A3A4A5A6A7A8C EO0O1O2O3O4O5O6O78 2 S 1 4 7 P R O MD0~D7D0~D7圖 6 . 1 4 用 P R O M 譯 碼
教學課件相關(guān)推薦
鄂ICP備17016276號-1