【正文】 。 退 出 D0～ D7:8根雙向數(shù)據(jù)線。一個存儲芯片上地址線的多少決定了該芯片有多少個存儲單元。 2. SRAM的外部特性 6264芯片是一個 8K 8bit的 CMOS SRAM芯片，其引腳如 圖 。 4. 功耗 使用功耗低的存儲器芯片構(gòu)成存儲系統(tǒng)，不僅可以減少對電源容量的要求，而且還可以提高存儲系統(tǒng)的可靠性。若令存取時間為 tA，存取周期為 TC，則二者的關(guān)系為 TC≥tA。如果不能滿足這一點，微型機則無法正常工作。 2. 存取時間和存取周期 存取時間又稱存儲器訪問時間，即啟動一次存儲器操作（讀或?qū)懀┑酵瓿稍摬僮魉枰臅r間。 退 出 存儲器芯片的主要技術(shù)指標 1. 存儲容量 存儲器芯片的存儲容量用“存儲單元個數(shù) 每存儲單元的位數(shù)”來表示。 （ 1）一是通過是紫外線照射來擦除，這種用紫外線擦除 的 PROM稱為 EPROM （ 2）另外一種是通過電的方法來擦除，這種 PROM稱為EEPROM芯片內(nèi)容擦除后仍可以重新對它進行編程，寫入新的內(nèi)容。 2. 可編程 ROM 用戶可以讀出其內(nèi)容，但再也無法改變它的內(nèi)容。 退 出 二、只讀存儲器 ROM 1. 掩模式只讀存儲器 這種芯片存儲的信息穩(wěn)定，成本最低。 內(nèi)存儲器的分類 退 出 內(nèi)存儲器 ROM 雙極 RAM MOS型 RAM 掩模式 ROM 可編程的 ROM 可擦除 PROM RAM SRAM DRAM EPROM EEROM 一、隨機存取存儲器 RAM 1. 雙極型 RAM 雙極型 RAM的主要特點： 存取時間短，通常為幾納秒到幾十納秒； 其集成度低、功耗大，而且價格也較高。第六章 內(nèi)存儲器接口（ 6學時） 第四節(jié) 16位、 32位及 64位機存 儲器系統(tǒng) 退 出 第一節(jié) 內(nèi)存儲器件 (2學時 ) ? 知 識 概 述 ? 第二節(jié) 地址譯碼 (2學時 ) 第三節(jié) 內(nèi)存儲器擴展技術(shù) (2學時 ) 第一節(jié) 內(nèi)存儲器件 內(nèi)存儲器概述 退 出 — 讀和寫。 2. 所有的存儲芯片都設(shè)有地址引腳、數(shù)據(jù)引腳、讀、寫 控制腳及片選腳。 2. MOS型 RAM 用 MOS器件構(gòu)成的 RAM又可分為 SRAM和 DRAM。適用于存放一 些可批量生產(chǎn)的固定不變的程序或數(shù)據(jù)。 3. 可擦除的 PROM 可擦除的 PROM芯片因其擦除的方式不同可分為兩類。擦除和重新編程都可以多次進行。當計算機的內(nèi)存確定后，選用容量大的芯片則可以少用幾片，這樣不僅使電路連接簡單，而且功耗也可以降低。 CPU在讀寫存儲器時，其讀寫時間必須大于存儲器芯片的額定存取時間。 存取周期是連續(xù)啟動兩次獨立的存儲器操作所需間隔的最小時間。 退 出 3. 可靠性 目前所用的半導體存儲器芯片的平均故障間隔時間約為 5 l06～ l 108小時左右。 退 出 隨機存取存儲器的存儲元及外部特性 一、靜態(tài)存儲器 1. SRAM的存儲元 靜態(tài) RAM的基本存儲電路（即存儲元）一般是由 6個MOS管組成的雙穩(wěn)態(tài)電路，如 圖 。 A0～ Al2:13根地址信號線。通常 這 13根地址線通常接到系統(tǒng)地址總線的低 13位 上，以便 CPU能夠?qū)ぶ沸酒系母鱾€單元。對 SRAM芯片來講，數(shù)據(jù)線的根數(shù)決定了芯片上每個存儲單元的二進制位數(shù)。 CS1 、 CS2：片選信號線。只有當為低電平時， CPU才能夠從芯片中讀出數(shù)據(jù)，通常與系統(tǒng)總線的 MEMW相連。當 WE為低電平時，允許數(shù)據(jù)寫入芯片，通常與系統(tǒng)總線的 MEMW相連。 退 出 二、動態(tài)存儲器 1. DRAM的存儲元 單管動態(tài)存儲元電路如 圖 。 DRAM芯片在構(gòu)造上的特點是芯片上的地址引腳是復用的。在相應的鎖存信號控制下，它們被鎖存到芯片內(nèi)部的行地址鎖存器和列地址鎖存器中。 RAS：行地址鎖存信號。 WE：寫允許信號。反之，當 WE=l時，可以從芯片讀出數(shù)據(jù)。 2. EPROM的外部特性 27256的外部引腳如 圖 ，這是一塊 32K 8bit的 EPROM芯片， 27256各引腳如下： A0～ Al4： l5根地址輸入線。 CE ：選片信號，低電平有效。當 OE=0時，芯片中的數(shù)據(jù)可由 D0～ D7端輸出。編程時應在該端加上編程高電壓，不同的芯片對 VPP的值要求的不一樣，可以是+， +15V， +21V， +25V等。 2. EEPROM的外部特性 NMC98C64A為 8K 8位的 EEPROM，其引腳如 圖。 D0～ D7： 8條數(shù)據(jù)線。 OE ：輸出允許信號，低電平有效。 READY/BUSY：狀態(tài)輸出端。寫完后，此管腳變?yōu)楦唠娖健? 退 出 第二節(jié) 地址譯碼 CPU輸出的地址引腳如何與存儲芯片的地址連接呢？通常將 CPU的地址引腳與同名的存儲芯片的地址引腳直接相連， CPU剩余的地址引腳，也即高位地址通過譯碼連接存儲芯片的片選端。 一、全地址譯碼方式 所謂全地址譯碼，就是構(gòu)成存儲器時要使用全部地址總線信號，即所有的高位地址信號用來作為譯碼器的輸入，低位地址信號接存儲芯片的地址輸入線，從而使得存儲器芯片上的每一個單元在整個內(nèi)存空間中具有唯一的一個地址。這是一片 SRAM 6264與 8086/8088系統(tǒng)的連接圖。 退 出 0111 101? ???? ???? ???? 該片 6264的地址范圍為： 0111 1010 0000 0000 0000=3E000H ? 到 0011 1111 1111 1111 1111=3FFFFH 若將圖 “與非”門改為“或”門，如 圖 示，則 6264的地址范圍就變成 84000H～ 85FFFH。 退 出 從圖 ， A19～ A0為以