微機(jī)接口第六章存儲(chǔ)器-文庫(kù)吧
2025-05-11 08:16 本頁(yè)面
【正文】 的抗干擾能力 。 5. 其他指標(biāo) 體積 、 重量 、 功耗 (包括維持功耗和操作功耗 )。 隨機(jī)存取存儲(chǔ)器 RAM 一、靜態(tài)隨機(jī)存儲(chǔ)器 SRAM 圖 6個(gè) MOS管組成的 雙穩(wěn)態(tài)電路 。 圖 六管靜態(tài) RAM基本存儲(chǔ)電路 Y地址譯碼 Vcc V7 I / O V8 I / O V3 V4 V5 V2 V6 A V1 B Di Di X地址譯碼 圖中 V1V2是工作管 ， V3V4是負(fù)載管 ， V5V6是控制管 ，V7V8也是控制管 ， 它們?yōu)橥涣芯€上的存儲(chǔ)單元共用 。 特點(diǎn)： (1) 不需要刷新，簡(jiǎn)化外圍電路。 (2) 內(nèi)部管子較多，功耗大，集成度低。 典型的靜態(tài) RAM芯片 不同的靜態(tài) RAM的內(nèi)部結(jié)構(gòu)基本相同 ， 只是在不同容量時(shí)其存儲(chǔ)體的矩陣排列結(jié)構(gòu)不同 。 典型的靜態(tài) RAM芯片如Intel 6116 （ 2K 8 位 ） ， 6264 （ 8K 8 位 ） ， 62128（ 16K 8位 ） 和 62256（ 32K 8位 ） 等 。 圖 SRAM 6264芯片的引腳圖，其容量為 8K 8位，即共有 8K（ 213）個(gè)單元，每單元 8位。因此，共需地址線 13條，即 A12~A0；數(shù)據(jù)線 8條即 I/O8~I/O WE、 OE、 CECE2的共同作用決定了 SRAM 6264的操作方式，如表 。 1 2 3 4 5 6 7 8 9 10 11 12 13 14 28 27 26 25 24 23 22 21 20 19 18 17 16 15 6264 NC A4 A5 A6 A7 A8 A9 A10 A11 A12 I/O1 I/O2 I/O3 GND VCC WE CE2 A3 A2 A1 OE A0 CE1 I/O8 I/O7 I/O6 I/O5 I/O4 表 6264的操作方式 I/O1~ I/O8 IN 寫(xiě) 0 1 0 0 IN 寫(xiě) 1 1 0 0 OUT 讀 0 1 0 1 高阻 輸出禁止 1 1 0 1 高阻 未選中 0 高阻 未選中 1 I/O1~ I/O8 方式 WE CE1 CE2 OE 圖 SRAM 6264引腳圖 DRAM的基本存儲(chǔ)電路 (存儲(chǔ)單元 )有單管和四管等結(jié)構(gòu) ， 這里僅介紹單管存儲(chǔ)單元的結(jié)構(gòu)及存儲(chǔ)原理 。 二、動(dòng)態(tài)隨機(jī)存儲(chǔ)器 DRAM 刷新放大器 數(shù)據(jù) I/O線 T1 CS 行選擇信號(hào) 圖 單管 DRAM基本存儲(chǔ)元電路 T2 列選擇 信號(hào) 圖 RAM的基本存儲(chǔ)電路，由 MOS晶體管和一個(gè)電容 CS組成。 特點(diǎn)： (1) 每次讀出后 ， 內(nèi)容被破壞 ， 要采取恢復(fù)措施 ， 即需要刷新 ， 外圍電路復(fù)雜 。 (2) 集成度高 ， 功耗低 。 典型的動(dòng)態(tài) RAM芯片 一種典型的 DRAM如 Intel 2164。 2164是 64K 1位的DRAM芯片 ， 片內(nèi)含有 64K個(gè)存儲(chǔ)單元 ， 所以 ， 需要 16位地址線尋址 。 為了減少地址線引腳數(shù)目 ， 采用行和列兩部分地址線各 8條 ， 內(nèi)部設(shè)有行 、 列地址鎖存器 。 利用外接多路開(kāi)關(guān) ， 先由行選通信號(hào) RAS選通 8位行地址并鎖存 。隨后由列選通信號(hào) CAS選通 8位列地址并鎖存 ， 16位地址可選中 64K存儲(chǔ)單元中的任何一個(gè)單元 。 圖 (a) Intel 2164 DRAM芯片引腳圖 GND Din A7 A5 A4 A3 A6 Dout VCC A0 A1 A2 NC 2164 1 16 8 9 WE RAS CAS A0~A7：地址輸入 CAS：列地址選通 RAS：行地址選通 WE：寫(xiě)允許 Din：數(shù)據(jù)輸入 Dout： 數(shù)據(jù)輸出 Vcc：電源 GND：地 圖 (b) Intel 2164 DRAM內(nèi)部結(jié)構(gòu)框圖 Dout WE Din CAS RAS A7 … A1 A0 8 位 地 址 鎖 存 器 128 128 矩陣 128個(gè)讀出放大器 1/2列譯碼 128個(gè)讀出放大器 128 128 矩陣 128 128 矩陣 128個(gè)讀出放大器 1/2列譯碼 128個(gè)讀出放大器 128 128 矩陣 4選1 I/O門(mén)控 輸出緩沖器 行時(shí) 鐘緩 沖器 列時(shí) 鐘緩 沖器 寫(xiě)允 許時(shí) 鐘緩 沖器 數(shù)據(jù) 輸入 緩沖 器 包含： (1) 存儲(chǔ)體 (2)外圍電路 a. 地址譯碼器 b. 讀 /寫(xiě)控制及 I/O電路 c. 片選控制 CS 二、 RAM的組成 只讀存儲(chǔ)器 (ROM) ROM主要由地址譯碼器、存儲(chǔ)矩陣、控制邏輯和輸出電路四部分組成（如圖 ），與 RAM不同之處是 ROM在使用時(shí)只能讀出，不能隨機(jī)寫(xiě)入。 輸出電路 Y 譯碼 存儲(chǔ)矩陣 X 譯 碼 控 制 邏 輯 地 址 碼 D7 D0 它包含有 (1) 地址譯碼器 (2) 存儲(chǔ)矩陣 (3) 控制邏輯 (4) 輸出電路 圖 ROM組成框圖 一、掩膜 ROM 特點(diǎn)： (1) 器件制造廠在制造時(shí)編制程序 ,用戶不能修改。 (2) 用于產(chǎn)品批量生產(chǎn)。 (3) 可由二極管和三極管電路組成。 圖 4 4位的存儲(chǔ)矩陣，地址譯碼采用單譯碼方式，它通
教學(xué)教案相關(guān)推薦
鄂ICP備17016276號(hào)-1