微機(jī)接口第六章存儲(chǔ)器-wenkub
2023-06-10 08:16:03 本頁(yè)面
【正文】 1 譯 碼 器 基本存儲(chǔ)電路 p個(gè)輸入 M 位 位 線(xiàn) D0 D1 DM－ 1 N根字線(xiàn) N=2p 個(gè)地址 W0 W1 … … … … 選中的字線(xiàn)輸出 M位 Wn1 輸 出 緩 沖 放 大 器 圖 單譯碼尋址示意圖 (2) 雙譯碼方式 雙譯碼方式采用的是兩級(jí)譯碼電路。 4. 讀 /寫(xiě)電路 包括讀出放大器、寫(xiě)入電路和讀 /寫(xiě)控制電路，用以完成對(duì)被選中單元中各位的讀出或?qū)懭氩僮鳌?指啟動(dòng)一次存儲(chǔ)器操作到完成該操作所需的時(shí)間 tA。 隨機(jī)存取存儲(chǔ)器 RAM 一、靜態(tài)隨機(jī)存儲(chǔ)器 SRAM 圖 6個(gè) MOS管組成的 雙穩(wěn)態(tài)電路 。 典型的靜態(tài) RAM芯片 不同的靜態(tài) RAM的內(nèi)部結(jié)構(gòu)基本相同 ， 只是在不同容量時(shí)其存儲(chǔ)體的矩陣排列結(jié)構(gòu)不同 。 1 2 3 4 5 6 7 8 9 10 11 12 13 14 28 27 26 25 24 23 22 21 20 19 18 17 16 15 6264 NC A4 A5 A6 A7 A8 A9 A10 A11 A12 I/O1 I/O2 I/O3 GND VCC WE CE2 A3 A2 A1 OE A0 CE1 I/O8 I/O7 I/O6 I/O5 I/O4 表 6264的操作方式 I/O1~ I/O8 IN 寫(xiě) 0 1 0 0 IN 寫(xiě) 1 1 0 0 OUT 讀 0 1 0 1 高阻 輸出禁止 1 1 0 1 高阻 未選中 0 高阻 未選中 1 I/O1~ I/O8 方式 WE CE1 CE2 OE 圖 SRAM 6264引腳圖 DRAM的基本存儲(chǔ)電路 (存儲(chǔ)單元 )有單管和四管等結(jié)構(gòu) ， 這里僅介紹單管存儲(chǔ)單元的結(jié)構(gòu)及存儲(chǔ)原理 。 典型的動(dòng)態(tài) RAM芯片 一種典型的 DRAM如 Intel 2164。隨后由列選通信號(hào) CAS選通 8位列地址并鎖存 ， 16位地址可選中 64K存儲(chǔ)單元中的任何一個(gè)單元 。 圖 4 4位的存儲(chǔ)矩陣，地址譯碼采用單譯碼方式，它通過(guò)對(duì)所選定的某字線(xiàn)置成低電平來(lái)選擇讀取的字。 10條地址信號(hào)線(xiàn)分成兩組，分別經(jīng)過(guò) X和 Y譯碼，各產(chǎn)生 32條選擇線(xiàn)。 A0 A1 A2 A3 A4 A5 A6 A7 圖 一種雙極型 ROM的結(jié)構(gòu)圖 存儲(chǔ)單元的工作原理仍為當(dāng)某一行被選中時(shí)，連到存儲(chǔ)管子的基極信號(hào)為“ 1”，各列若有管子與此選擇線(xiàn)相連，則管子導(dǎo)通，輸出為“ 0”，在輸出電路中經(jīng)過(guò)反相，實(shí)際輸出為“ 1”；若沒(méi)有管子與此選擇線(xiàn)相連，則存儲(chǔ)矩陣輸出為“ 1”，經(jīng)過(guò)輸出電路反相，輸出為“ 0”。 若準(zhǔn)備寫(xiě)入 1， 則向位線(xiàn)送高電平 ， 此時(shí)管子截止 ， 熔絲將被保留；若準(zhǔn)備寫(xiě)入 0， 則向位線(xiàn)送低電平 ， 此時(shí)管子導(dǎo)通 ， 控制電流使熔絲燒斷 ， 不可能再恢復(fù) ， 故只能進(jìn)行一次編程 。 三、可擦除、可編程 ROM（ EPROM） 在實(shí)際工作中 ， 一個(gè)新設(shè)計(jì)的程序往往需要經(jīng)歷調(diào)試 、 修改過(guò)程 ， 如果將這個(gè)程序?qū)懺?ROM和PROM中 ， 就很不方便了 。 (3) E2PROM電可擦除。 2764結(jié)構(gòu)框圖 VCC PGM NC A8 A9 A11 OE A10 CE D7 D6 D5 D4 D3 1 2 3 4 5 6 7 8 9 10 11 12 13 14 28 27 26 25 24 23 22 21 20 19 18 17 16 15 2764 VPP A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND 封裝及引腳 2764封裝圖 ? A0～ A12 地址輸入， 213=8192=8K ? D0～ D7 雙向數(shù)據(jù)線(xiàn) ? VPP 編程電壓輸入端 ? OE 輸出允許信號(hào) ? CE 片選信號(hào) ? PGM 編程脈沖輸入端，讀數(shù)據(jù) 時(shí)， PGM=1 操作方式 讀 輸出禁止 備用 (功率下降 ) 編程禁止 編程 Intel 編程 校驗(yàn) Intel 標(biāo)識(shí)符 CE OE PGM A9 Vpp Vcc 輸出 L L H H L L L L L H X X H H L L H H X X L L H H X X X X X X X H Vcc Vcc Vcc Vcc Vcc Vcc Vcc Vcc Vcc Vcc Vcc Vpp Vpp Vpp Vpp Vcc DOUT 高阻 高阻 高阻 DIN DIN DOUT 編碼 2764操作方式 2764中第 26腳為 NC， 若改為 A13， 則為27128芯片封裝圖 ， 27128是一塊 16K 8bit的 EPROM芯片 ， 其操作與 2764相同 。 ※ 閃速存儲(chǔ)器可實(shí)現(xiàn)大規(guī)模電擦除。 (2) 經(jīng)濟(jì)的高密度 Intel的 1M位閃速存儲(chǔ)器的成本按每位計(jì)要比靜態(tài) RAM低一半以上。便攜式計(jì)算機(jī)不再需要消耗電池以維持磁盤(pán)驅(qū)動(dòng)器運(yùn)行，或由于磁盤(pán)組件而額外增加體積和重量。 所以 a. 小系統(tǒng)中 ， CPU與存儲(chǔ)器可直連 ， b. 大系統(tǒng)常加驅(qū)動(dòng)器 , 在 8086系統(tǒng)中 ,常用 822 8227總線(xiàn)收發(fā)器實(shí)現(xiàn)驅(qū)動(dòng) 。 (1) 確定整機(jī)存儲(chǔ)容量。 一般指存儲(chǔ)器的 WE、 OE、 CS等與 CPU的 RD、 WR等相連 ， 不同的存儲(chǔ)器和 CPU連接時(shí)其使用的控制信號(hào)也不完全相同 。 對(duì)于多片存儲(chǔ)器芯片構(gòu)成的存儲(chǔ)器其地址編碼的原則是： 一般情況下 ， CPU能提供的地址線(xiàn)根數(shù)大于存儲(chǔ)器芯片地址線(xiàn)根數(shù) ， 對(duì)于多片 6264與 8086相連的存儲(chǔ)器 ， A0～ A12作為片內(nèi)選址 ， A13～ A19作為選擇不同的 6264。 圖 線(xiàn)
教學(xué)教案相關(guān)推薦
鄂ICP備17016276號(hào)-1