微機接口第六章存儲器-wenkub
2023-06-10 08:16:03 本頁面
【正文】 1 譯 碼 器 基本存儲電路 p個輸入 M 位 位 線 D0 D1 DM－ 1 N根字線 N=2p 個地址 W0 W1 … … … … 選中的字線輸出 M位 Wn1 輸 出 緩 沖 放 大 器 圖 單譯碼尋址示意圖 (2) 雙譯碼方式 雙譯碼方式采用的是兩級譯碼電路。 4. 讀 /寫電路 包括讀出放大器、寫入電路和讀 /寫控制電路，用以完成對被選中單元中各位的讀出或?qū)懭氩僮鳌?指啟動一次存儲器操作到完成該操作所需的時間 tA。 隨機存取存儲器 RAM 一、靜態(tài)隨機存儲器 SRAM 圖 6個 MOS管組成的 雙穩(wěn)態(tài)電路 。 典型的靜態(tài) RAM芯片 不同的靜態(tài) RAM的內(nèi)部結(jié)構(gòu)基本相同 ， 只是在不同容量時其存儲體的矩陣排列結(jié)構(gòu)不同 。 1 2 3 4 5 6 7 8 9 10 11 12 13 14 28 27 26 25 24 23 22 21 20 19 18 17 16 15 6264 NC A4 A5 A6 A7 A8 A9 A10 A11 A12 I/O1 I/O2 I/O3 GND VCC WE CE2 A3 A2 A1 OE A0 CE1 I/O8 I/O7 I/O6 I/O5 I/O4 表 6264的操作方式 I/O1~ I/O8 IN 寫 0 1 0 0 IN 寫 1 1 0 0 OUT 讀 0 1 0 1 高阻 輸出禁止 1 1 0 1 高阻 未選中 0 高阻 未選中 1 I/O1~ I/O8 方式 WE CE1 CE2 OE 圖 SRAM 6264引腳圖 DRAM的基本存儲電路 (存儲單元 )有單管和四管等結(jié)構(gòu) ， 這里僅介紹單管存儲單元的結(jié)構(gòu)及存儲原理 。 典型的動態(tài) RAM芯片 一種典型的 DRAM如 Intel 2164。隨后由列選通信號 CAS選通 8位列地址并鎖存 ， 16位地址可選中 64K存儲單元中的任何一個單元 。 圖 4 4位的存儲矩陣，地址譯碼采用單譯碼方式，它通過對所選定的某字線置成低電平來選擇讀取的字。 10條地址信號線分成兩組，分別經(jīng)過 X和 Y譯碼，各產(chǎn)生 32條選擇線。 A0 A1 A2 A3 A4 A5 A6 A7 圖 一種雙極型 ROM的結(jié)構(gòu)圖 存儲單元的工作原理仍為當(dāng)某一行被選中時，連到存儲管子的基極信號為“ 1”，各列若有管子與此選擇線相連，則管子導(dǎo)通，輸出為“ 0”，在輸出電路中經(jīng)過反相，實際輸出為“ 1”；若沒有管子與此選擇線相連，則存儲矩陣輸出為“ 1”，經(jīng)過輸出電路反相，輸出為“ 0”。 若準備寫入 1， 則向位線送高電平 ， 此時管子截止 ， 熔絲將被保留；若準備寫入 0， 則向位線送低電平 ， 此時管子導(dǎo)通 ， 控制電流使熔絲燒斷 ， 不可能再恢復(fù) ， 故只能進行一次編程 。 三、可擦除、可編程 ROM（ EPROM） 在實際工作中 ， 一個新設(shè)計的程序往往需要經(jīng)歷調(diào)試 、 修改過程 ， 如果將這個程序?qū)懺?ROM和PROM中 ， 就很不方便了 。 (3) E2PROM電可擦除。 2764結(jié)構(gòu)框圖 VCC PGM NC A8 A9 A11 OE A10 CE D7 D6 D5 D4 D3 1 2 3 4 5 6 7 8 9 10 11 12 13 14 28 27 26 25 24 23 22 21 20 19 18 17 16 15 2764 VPP A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND 封裝及引腳 2764封裝圖 ? A0～ A12 地址輸入， 213=8192=8K ? D0～ D7 雙向數(shù)據(jù)線 ? VPP 編程電壓輸入端 ? OE 輸出允許信號 ? CE 片選信號 ? PGM 編程脈沖輸入端，讀數(shù)據(jù) 時， PGM=1 操作方式 讀 輸出禁止 備用 (功率下降 ) 編程禁止 編程 Intel 編程 校驗 Intel 標識符 CE OE PGM A9 Vpp Vcc 輸出 L L H H L L L L L H X X H H L L H H X X L L H H X X X X X X X H Vcc Vcc Vcc Vcc Vcc Vcc Vcc Vcc Vcc Vcc Vcc Vpp Vpp Vpp Vpp Vcc DOUT 高阻 高阻 高阻 DIN DIN DOUT 編碼 2764操作方式 2764中第 26腳為 NC， 若改為 A13， 則為27128芯片封裝圖 ， 27128是一塊 16K 8bit的 EPROM芯片 ， 其操作與 2764相同 。 ※ 閃速存儲器可實現(xiàn)大規(guī)模電擦除。 (2) 經(jīng)濟的高密度 Intel的 1M位閃速存儲器的成本按每位計要比靜態(tài) RAM低一半以上。便攜式計算機不再需要消耗電池以維持磁盤驅(qū)動器運行，或由于磁盤組件而額外增加體積和重量。 所以 a. 小系統(tǒng)中 ， CPU與存儲器可直連 ， b. 大系統(tǒng)常加驅(qū)動器 , 在 8086系統(tǒng)中 ,常用 822 8227總線收發(fā)器實現(xiàn)驅(qū)動 。 (1) 確定整機存儲容量。 一般指存儲器的 WE、 OE、 CS等與 CPU的 RD、 WR等相連 ， 不同的存儲器和 CPU連接時其使用的控制信號也不完全相同 。 對于多片存儲器芯片構(gòu)成的存儲器其地址編碼的原則是： 一般情況下 ， CPU能提供的地址線根數(shù)大于存儲器芯片地址線根數(shù) ， 對于多片 6264與 8086相連的存儲器 ， A0～ A12作為片內(nèi)選址 ， A13～ A19作為選擇不同的 6264。 圖 線
教學(xué)教案相關(guān)推薦
鄂ICP備17016276號-1