【正文】 ? 存儲(chǔ)器概述 ? 半導(dǎo)體存儲(chǔ)器 ? 存儲(chǔ)器與 CPU的連接 ? 存儲(chǔ)器的工作原理 本章內(nèi)容 ? 了解存儲(chǔ)器的工作原理和外部特性 ? 掌握微機(jī)中存儲(chǔ)系統(tǒng)的結(jié)構(gòu) ? 學(xué)會(huì)利用現(xiàn)有的存儲(chǔ)器芯片構(gòu)成所需內(nèi)存系統(tǒng)。 學(xué)習(xí)目的 存儲(chǔ)器概述 存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中具有 記憶功能的部件 ， 它是由大量的 記憶單元 (或稱基本的存儲(chǔ)電路 )組成的 , 用來存放用二進(jìn)制數(shù)表示的程序和數(shù)據(jù) 。 記憶單元是一種能表示二進(jìn)制 “ 0 ”和“ 1”的狀態(tài)并具有記憶功能的 物理器件 ， 如電容 、 雙穩(wěn)態(tài)電路等 。 一個(gè)記憶單元能夠存儲(chǔ)二進(jìn)制的一位 。 由若干記憶單元組成一個(gè)存儲(chǔ)單元 、 一個(gè)存儲(chǔ)單元能存儲(chǔ)一個(gè) 字 ， 字有 4位 、 8位 、 16位等稱之為字長(zhǎng) ， 字長(zhǎng)為 8時(shí) ， 稱一個(gè)字節(jié) 。 實(shí)際上存儲(chǔ)系統(tǒng)是快慢搭配，具有層次結(jié)構(gòu)的，如圖 。 速度快 容量小 速度慢 容量大 寄存器 內(nèi)部 Cache 外部 Cache 主存儲(chǔ)器 輔助存儲(chǔ)器 大容量輔助存儲(chǔ)器 圖 微機(jī)存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu) CPU 存儲(chǔ)器操作： ? 讀操作，非破壞性。 ? 寫操作，破壞性。 存儲(chǔ)器的職能： ? 信息交換中心。 ? 數(shù)據(jù)倉庫。 一、存儲(chǔ)器分類 1. 內(nèi)存儲(chǔ)器 (內(nèi)存或主存 ) 功能 ：存儲(chǔ)當(dāng)前運(yùn)行所需的程序和數(shù)據(jù)。 特點(diǎn) ： CPU可以直接訪問并與其交換信 息 ， 容量小 ， 存取速度快 。 2. 外存儲(chǔ)器 ( 外存 ) 功能 ：存儲(chǔ)當(dāng)前不參加運(yùn)行的程序和數(shù)據(jù)。 特點(diǎn) ： CPU不能直接訪問 ， 配備專門設(shè)備才能進(jìn)行交換信息 ， 容量大 ，存取速度慢 。 目前 ， 存儲(chǔ)器使用的存儲(chǔ)介質(zhì)有半導(dǎo)體器件， 磁性材料 ， 光盤等 。 一般把半導(dǎo)體存儲(chǔ)器芯片作為內(nèi)存 。 由于半導(dǎo)體存儲(chǔ)器具有存取速度快 、集成度高 、 體積小 、 功耗低 、 應(yīng)用方便等優(yōu)點(diǎn) ，在此我們只討論 半導(dǎo)體存儲(chǔ)器 。 半 導(dǎo) 體 存 儲(chǔ) 器 靜態(tài)隨機(jī) SRAM 動(dòng)態(tài)隨機(jī) DRAM 一次性編程 PROM 可擦除 EPROM 紫外光擦除 UREPROM 電擦除 EEPROM 讀寫存儲(chǔ)器 RAM 只讀存儲(chǔ)器 ROM 雙極型 MOS 掩膜 ROM 可編程 ROM 圖 半導(dǎo)體存儲(chǔ)器分類 二、半導(dǎo)體存儲(chǔ)器的組成 半導(dǎo)體存儲(chǔ)器由地址寄存器，譯碼電路、存儲(chǔ)體、讀 /寫控制電路、數(shù)據(jù)寄存器、控制邏輯等 6個(gè)部分組成。 AB 地 址 寄 存 器 MAR 地 址 譯 碼 器 存 儲(chǔ) 體 M 讀 寫 驅(qū) 動(dòng) 器 數(shù) 據(jù) 寄 存 器 MDR DB … … 控制邏輯 啟動(dòng) 片選 讀 /寫 圖 存儲(chǔ)器的基本組成 1. 存儲(chǔ)體 基本存儲(chǔ)電路是組成存儲(chǔ)器的基礎(chǔ)和核心，它用于存放一位二進(jìn)制信息 “ 0”或 “ 1”。若干記憶單元（或稱基本存儲(chǔ)電路）組成一個(gè)存儲(chǔ)單元，一個(gè)存儲(chǔ)單元一般存儲(chǔ)一個(gè)字節(jié)，即存放 8位二進(jìn)制信息，存儲(chǔ)體是存儲(chǔ)單元的集合體。 2. 譯碼驅(qū)動(dòng)電路 該電路實(shí)際上包含譯碼器和驅(qū)動(dòng)器兩部分。譯碼器的功能是實(shí)現(xiàn)多選 1，即對(duì)于某一個(gè)輸入的地址碼， N個(gè)輸出線上有唯一一個(gè)高電平（或低電平）與之對(duì)應(yīng)。 常用的地址譯碼有兩種方式，即 單譯碼和雙譯碼方式 。 (1) 單譯碼方式 單譯碼方式是一個(gè) “ N中取 1”的譯碼器，如圖。譯碼器輸出驅(qū)動(dòng) N根字線中的一根，每根字線由 M位組成。若某根字線被選中，則對(duì)應(yīng)此線上的 M位信號(hào)便同時(shí)被讀出或?qū)懭?，?jīng)輸出緩沖放大器輸出或輸入一個(gè) M位的字。 Ap1 Ap2 A1 A0 N 取 1 譯 碼 器 基本存儲(chǔ)電路 p個(gè)輸入 M 位 位 線 D0 D1 DM－ 1 N根字線 N=2p 個(gè)地址 W0 W1 … … … … 選中的字線輸出 M位 Wn1 輸 出 緩 沖 放 大 器 圖 單譯碼尋址示意圖 (2) 雙譯碼方式 雙譯碼方式采用的是兩級(jí)譯碼電路。當(dāng)字選擇線的根數(shù) N很大時(shí)， N=2p中的 p必然也大，這時(shí)可將 p分成兩部分，如： N=2p=2q+r=2q 2r=X Y，這樣便將對(duì) N的譯碼分別由 X譯碼和 Y譯碼兩部分完成。 A0 A1 A2 A3 A4 X0 X31 ... W0,0 W31,0 W0,31 W31,31 Y0 Y31 基本存儲(chǔ)電路 R/W控制 Y(列 )地址譯碼及 I/O控制 數(shù)據(jù)輸入 數(shù)據(jù)輸出 A5 A6 A7 A8 A9 … X (行 ) 地 址 譯 碼 器 圖 雙譯碼結(jié)構(gòu)示意圖 單譯碼方式 主要用于容量小的存儲(chǔ)器， 雙譯碼方式 可大大減少譯碼輸出選擇線的數(shù)目，適用于大容量的存儲(chǔ)器。 3. 地址寄存器 用于存放 CPU訪問存儲(chǔ)單元的地址，經(jīng)譯碼驅(qū)動(dòng)后指向相應(yīng)的存儲(chǔ)單元。 4. 讀 /寫電路 包括讀出放大器、寫入電路和讀 /寫控制電路，用以完成對(duì)被選中單元中各位的讀出或?qū)懭氩僮鳌? 5. 數(shù)據(jù)寄存器 用于暫時(shí)存放從存儲(chǔ)單元讀出的數(shù)據(jù)，或從CPU或 I/O端口送出的要寫入存儲(chǔ)器的數(shù)據(jù)。 6. 控制邏輯 接收來自 CPU的啟動(dòng)、片選、讀 /寫及清除命令，經(jīng)控制電路綜合和處理后，產(chǎn)生一組時(shí)序信號(hào)來控制存儲(chǔ)器的讀 /寫操作。 三、半導(dǎo)體存儲(chǔ)器芯片的主要技術(shù)指標(biāo) 1. 存儲(chǔ)容量（存放二進(jìn)制信息的總位數(shù)） 存儲(chǔ)容量 =存儲(chǔ)單元個(gè)數(shù) 每個(gè)存儲(chǔ)單元的位數(shù) 常用單位： MB、 GB、 TB 其中： 1kB=210B 1M=210kB=220B 1GB=210MB=230B 1TB=210GB=240B 2. 存取時(shí)間 存取時(shí)間 又稱存儲(chǔ)器訪問時(shí)間 。 指啟動(dòng)一次存儲(chǔ)器操作到完成該操作所需的時(shí)間 tA。 3. 存取周期 存取周期 是連續(xù)啟動(dòng)兩次獨(dú)立的存儲(chǔ)器操作所需的最小的時(shí)間間隔 TC， 一般TC≥tA 。 4. 可靠性 可靠性指存儲(chǔ)器對(duì)電磁場(chǎng)及溫度等變化