verilog教程（2）-文庫(kù)吧
2024-09-22 14:48 本頁(yè)面
【正文】 為 1 邏輯操作符 邏輯與： amp。amp。 邏輯或 ： || 邏輯非： ! 邏輯操作的最終結(jié)果為 1或 0 對(duì)于向量操作，非 0向量作為 1處理 例： A=339。b110, B=339。b0 A||B 結(jié)果為 1 按位操作符 一元非： ~ 二元與： amp。 二元或： | 二元異或： ^ 二元同或： ~^ 歸約操作符 歸約與： amp。 歸約與非： ~amp。 歸約或： | 歸約或非： ~| 歸約異或： ^ 歸約同或： ~^ 例： A=39。b1010,則 amp。A=0, |A=1, ~^A=1 移位操作符 左移： 右移： 為邏輯移位，空閑位補(bǔ) 0 例： A=439。b0111,則 A2為 439。b0001, A2為 439。b1100 條件操作符 根據(jù)條件表達(dá)式的值選擇表達(dá)式 例： wire Result=Addr?CodeA:CodeB。 當(dāng) Addr為 1時(shí)， Result=CodeA 當(dāng) Addr為 0時(shí)， Result=CodeB 連接和復(fù)制操作 連接：將小表達(dá)式連接為大表達(dá)式 例： wire [7:0] Dbus。 assign Dbus={Dbus[3:0], Dbus[7:4]} //將 Dbus的低 4位和高 4位互換 語(yǔ)言要素及表達(dá)式 門電平模型 三種建模方式 測(cè)試驗(yàn)證 內(nèi)置基本門 Verilog HDL中提供了下列內(nèi)置基本門： ? 多輸入門 ? 多輸出門 ? 三態(tài)門 ? MOS開關(guān) 多輸入門 and， nand， or， nor， xor， xnor 語(yǔ)法： gate_type [instant_name] (output, input1,… ,inputN)。 例： nand nand1(Y, A, B)。//2輸入與非門 xor xor1(Y,A,B,C)。//3輸入或非門 多輸出門 一個(gè)輸入，多個(gè)輸出 buf：緩沖器 not：反相器 例： buf buf1(Out[0],Out[1],Out[2],In)。 not not2(Out,In)。 三態(tài)門 有控制端的三態(tài)門： bufif0, bufif1, notif0, notif1 例： bufif0 BF1(Dout,Ctrl,Din)。 //當(dāng) Ctrl=1時(shí) ,Dout=Din,Ctrl=0時(shí) ,Dout=z 邏輯門小節(jié) 格式： 門類型 實(shí)例名 (輸出端口 , 控制端口,輸入端口 ) MOS開關(guān) 控制數(shù)據(jù)流動(dòng)的開關(guān)： nmos, cmos, pmos 例： nmos N1(Out, In, Ctrl)。 cmos CMOS2(Out, In, NCtrl, PCtrl)。 格式 : xmos 實(shí)例名 (out, in,控制端 ) 門時(shí)延 定義門從任何輸入信號(hào)到輸出信號(hào)的信號(hào)傳輸延時(shí) 三類： ? 上升時(shí)延：輸入從 0?1 ? 下降時(shí)延：輸入從 1?0 ? 截止時(shí)延：輸出被關(guān)斷
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1