【正文】 — Direct Digital Synthesis）技術(shù)。這是一種從相位概念出發(fā)直接合成所需要的波形的新的全數(shù)字頻率合成技術(shù)。同傳統(tǒng)的頻率合成技術(shù)相比， DDS 技術(shù)具有極高的頻率分辨率、極快的變頻速度，變頻相位連續(xù)、相位噪聲低，易于功能擴(kuò)展和全數(shù)字化便于集成，容易實(shí)現(xiàn)對(duì)輸出信號(hào)的多種調(diào)制等優(yōu)點(diǎn)，滿足了現(xiàn)代電子系統(tǒng)的許多要求，因此得到了迅速的發(fā)展。 、直接數(shù)字合成器的概念及其發(fā)展 隨著通 信、數(shù)字電視、衛(wèi)星定位、航空航天和遙控遙測(cè)技術(shù)的不斷發(fā)展，對(duì)頻率源的頻率穩(wěn)定度、頻譜純度、頻率范圍和輸出頻率個(gè)數(shù)的要求越來越高。為了提高頻率穩(wěn)定度，經(jīng)常采用晶體振蕩器等方法來解決，但它不能滿足頻率個(gè)數(shù)多的要求，因此，目前大量采用頻率合成技術(shù) — DDS 即 Direct Digital Synthesizer，中文名稱是直接數(shù)字合成器，是一種新型的頻率合成技術(shù)，具有較高的頻率分辨率，可以 5 實(shí)現(xiàn)快速的頻率切換，并且在改變時(shí)能夠保持相位的連續(xù)，很容易實(shí)現(xiàn)頻率、相位和幅度的數(shù)控調(diào)制，以其使用方便和品路分辨率高等優(yōu)點(diǎn)，在現(xiàn)代 通信領(lǐng)域得到越來越廣泛的應(yīng)用。用 VHDL 語言對(duì) DDS進(jìn)行功能描述，方便在不同的實(shí)現(xiàn)方式下移植和修改參數(shù)，因而逐步成為 DDS 設(shè)計(jì)主流，而且在 Alter 公司開發(fā)的 Maxplus2 中，不僅提供了方便的 VHDL 編譯和綜合平臺(tái)，還集成了可供程序?qū)?yīng)下載的FPGA 器件等大量芯片，大大縮短了 DDS 的設(shè)計(jì)和開發(fā)周期。它是現(xiàn)代通信系統(tǒng)必不可少的關(guān)鍵電路，廣泛應(yīng)用于數(shù)字通信、衛(wèi)星通信、雷達(dá)、導(dǎo)航、航天航空、遙控遙測(cè)以及高速儀器儀表燈領(lǐng)域。 、 DDS 技術(shù)在國內(nèi)研究狀況及其發(fā)展趨勢(shì) 頻率合成器的技術(shù)復(fù)雜度很高，經(jīng)過了直接合成 模擬頻率綜合器、鎖相式頻率綜合器、直接數(shù)字式頻率綜合器（ DDS）三個(gè)發(fā)展階段。目前，在我國，各種無限系統(tǒng)中使用的品路合成器普遍采用鎖相式頻率綜合器，通過 CPU 控制，課獲得不同的頻點(diǎn)。鎖相式頻率綜合器含有參考振蕩器與分頻器、可控分頻器、壓控振蕩器及鑒相器、前置分頻器等功能單元。頻率合成器的最終發(fā)展方向是鎖相式頻率綜合器、雙環(huán)或多環(huán)鎖相式頻率合成器、 DDS 頻率合成器，以及 PPL加 DDS 混合式頻率合成器。因此，鎖相式頻率綜合器和直接數(shù)字式頻率綜合器收到了國內(nèi)各界關(guān)注，并得到了迅猛發(fā)展。 基于 DDS 波形產(chǎn)生的應(yīng)用現(xiàn) 階段主要在兩個(gè)方面： ，極低的失真性能的頻 6 率源，它通常選用 DDS 綜合它的光譜性能和頻率調(diào)諧方案。 ，許多工業(yè)和醫(yī)學(xué)應(yīng)用 DDS 作為可編程波形發(fā)生器。因?yàn)?DDS 是數(shù)字可編程，它的相位和頻率在不改變外圍成分的情況下能很容易地改變，而傳統(tǒng)的基于模擬編程產(chǎn)生波形的情況下要改變外圍成分。 DDS 允許頻率的實(shí)時(shí)調(diào)整去定位參考頻率或者補(bǔ)償溫度漂移。 、頻率合成器種類與技術(shù)發(fā)展趨勢(shì) 種類：直接模擬合成法、鎖相環(huán)合成法、直接數(shù)字合成法 發(fā)展：直接模擬合成法利用倍頻、分頻、 混頻及濾波，從單一或幾個(gè)參數(shù)頻率中產(chǎn)生多個(gè)所需的頻率。鎖相環(huán)合成法通過鎖相環(huán)完成頻率的加、減、乘、除運(yùn)算。 、 DDS 優(yōu)勢(shì) 如今在價(jià)格方面有競(jìng)爭力的，高性能，功能集成的 DDS 芯片在通訊系統(tǒng)和傳感應(yīng)用方面已經(jīng)變得非常常見了。它吸引工程師的優(yōu)勢(shì)主要包括： 數(shù)字控制微調(diào)頻率調(diào)諧和輕微程度相位調(diào)制能力。 極快速度調(diào)諧輸出頻率（相位） DDS 的數(shù)字體系結(jié)構(gòu)取消了像傳統(tǒng)模擬合成方案那樣的手動(dòng)調(diào)諧和溫度補(bǔ)償?shù)牟环奖悖?DDS 的數(shù)字控制結(jié)構(gòu)外圍使系統(tǒng)的遠(yuǎn)程控制更為方便，在處理器控制下 達(dá)到最優(yōu)化。 7 、課題主要研究內(nèi)容和設(shè)計(jì)要求 本課題設(shè)計(jì)研究的主要內(nèi)容就是基于 FPGA 的 DDS 仿真設(shè)計(jì)，在 Quartus Ⅱ的基礎(chǔ)上，運(yùn)用 VHDL 的編程來實(shí)現(xiàn)各大模塊，并對(duì)其進(jìn)行實(shí)現(xiàn)和仿真。 第一章是簡單的介紹了一下 DDS 的概念、現(xiàn)狀、內(nèi)容和發(fā)展前景；第二章是對(duì) DDS 所采用的輔助工具的介紹；第三章是對(duì) DDS 工作原理和主要特點(diǎn)的介紹；第四章是用 VHDL 來編程實(shí)現(xiàn)和仿真，第五章是最后的總結(jié)心得及附錄。 第二章 超大規(guī)模集成電路設(shè)計(jì)介紹 、引言 隨著大規(guī)模集成電路技術(shù)和計(jì)算機(jī)技術(shù)的不 斷發(fā)展，在涉及通信、國防、航天、醫(yī)學(xué)、工業(yè)自動(dòng)化、計(jì)算機(jī)應(yīng)用、儀器儀表等領(lǐng)域的電子系統(tǒng)設(shè)計(jì)工作中， EDA 技術(shù)的含量正以驚人的速度上升；電子類的高新技術(shù)項(xiàng)目的開發(fā)也逾益依賴于 EDA 技術(shù)的應(yīng)用，即使是普通的電子產(chǎn)品的開發(fā)， EDA 技術(shù)也常常使產(chǎn)品的開發(fā)周期大為縮減、性能價(jià)格比大幅提高。不言而喻， EDA 技術(shù)將迅速成為電子設(shè)計(jì)領(lǐng)域中的及其重要的組成部分。 8 、 EDA 技術(shù)的含義及特點(diǎn) EDA（ Electronic Design Automation，電子系統(tǒng)設(shè)計(jì)自動(dòng)化）技術(shù)是 20 世紀(jì) 90 年代初從 CAD（計(jì)算機(jī)輔 助設(shè)計(jì)）、 CAM（計(jì)算機(jī)輔助制造）、 CAT（計(jì)算機(jī)輔助測(cè)試）、 CAE（計(jì)算機(jī)輔助工程）的概念發(fā)展而來的。現(xiàn)代 EDA 技術(shù)就是以讓計(jì)算機(jī)為工具，在 EDA 軟件平臺(tái)上，根據(jù)硬件描述語言 HDL 完成的設(shè)計(jì)文件，能自動(dòng)地完成用軟件方式描述的電子系統(tǒng)到硬件系統(tǒng)的邏輯編譯、邏輯化簡、邏輯分割、邏輯綜合及優(yōu)化、布局布線、邏輯仿真，直至完成對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作?？梢?，利用 EDA 技術(shù)進(jìn)行電子系統(tǒng)的設(shè)計(jì)，具有以下幾個(gè)特點(diǎn)： 1） 用軟件的方式設(shè)計(jì)硬件； 2） 用軟件方式設(shè)計(jì)的系統(tǒng)到硬件系統(tǒng)的轉(zhuǎn)換是由有關(guān)的開發(fā)軟件自動(dòng)完成的； 3） 采用自頂向下（ top— down）的設(shè)計(jì)方法； 4） 設(shè)計(jì)過程中可用有關(guān)軟件進(jìn)行各種仿真； 5） 系統(tǒng)可現(xiàn)場(chǎng)編程，在線升級(jí)； 6） 整個(gè)系統(tǒng)可集成在一個(gè)芯片上，體積小、功耗低、可靠性高。因此， EDA 代表了當(dāng)今電子設(shè)計(jì)技術(shù)的最新發(fā)展方向。 、 EDA 技術(shù)的主要內(nèi)容 EDA 技術(shù)涉及面很廣，內(nèi)容豐富，從教學(xué)和使用的角度看，主要應(yīng)掌握如下四個(gè)方面的內(nèi)容： 9 1） 大規(guī)模可編程邏輯器件； 2） 硬件描述語言； 3） 軟件開發(fā)工具； 4） 實(shí)驗(yàn)開發(fā)系統(tǒng)。 其中，大規(guī)模可編程邏輯器件是利用 EDA 技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的載體，硬件描述語言是利用 EDA 技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的主要表達(dá)手段，軟件開發(fā)工具是利用 EDA 技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的智能化的自動(dòng)設(shè)計(jì)工具，實(shí)驗(yàn)開發(fā)系統(tǒng)則是利用 EDA 技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的下載工具及硬件驗(yàn)證工具。 、可編程邏輯器件 FPGA PLD（ Programmable Logic Device，可編程邏輯器件）是一種由用戶編程以實(shí)現(xiàn)某種邏輯功能的新型邏輯器件。 FPGA 和 CPLD 分別是現(xiàn)場(chǎng)可編程門陣列和復(fù)雜可編程邏輯器件的簡稱，兩者的功能基本相同，只是實(shí)現(xiàn)原理略有不同，生于 20 世紀(jì) 70 年代。自問世以來，PLD 經(jīng)歷了從 PROM（ Programmable Read— Only Memory,可編程序的只讀存儲(chǔ)器）、 PLA（ Programmable Logic Array,可編程序邏輯陣列）、PAL（ Programmable Array Logic , 可編程序陣列邏輯