【正文】 Enable/Disable, Read/Write Status Register, Read Data, Fast Read, Page Program, Block/Sector/Chip Erase. ? 支持傳輸開始可控制 ? 支持可配置的傳輸字節(jié)數(shù)（ maximum 32, little endian） ? 支持傳輸完成中斷機(jī)制 ? 支持中斷狀態(tài)查詢 模式 ? 支持中斷狀態(tài)寫 “ 1” 清除 ? 支持可屏蔽中斷信號(hào) ? 支持系統(tǒng)時(shí)鐘 25MHZ— 100MHZ ? 支持可配置的 SPI 接口傳輸速度： 1/4 system clock, 1/8 system clock, 1/16 system clock ? 支持軟件復(fù)位 I/O 端口 (1) 系統(tǒng)時(shí)鐘和系統(tǒng)復(fù)位 表 時(shí)鐘和復(fù)位端口 端口名稱 輸入 /輸出 位寬 描述 SYSCLK 輸入 1 系統(tǒng)時(shí)鐘， 25MHZ— 100MHZ RST_B 輸入 1 系統(tǒng)復(fù)位，低電平有效 第四章 SPI Flash Controller 設(shè)計(jì)與實(shí)現(xiàn) 15 (2) HE Register Bus 端口 表 HE 寄存器總線端口 端口名稱 輸入 /輸出 位寬 描述 R_RGST_SPI_SEL 輸入 1 Register Bus 片選信號(hào)，高 電平有效 R_RGST_WE 輸入 1 Register Bus 寫使能信號(hào)，高電平有效 R_RGST_RE 輸入 1 Register Bus 讀使能信號(hào)，高電平有效 R_RGST_BUS 輸入 32 并行數(shù)據(jù)輸入總線 R_RGST_ADR 輸入 5 Register Bus 地址信號(hào) SL_RGST_BUS 輸出 32 并行數(shù)據(jù)輸出總線 SL_RGST_ACK 輸出 1 Register Bus 讀寫操作完成信號(hào)，高電平有效 (3) SPI Flash Bus 端口 表 SPI 總線端 口 端口名稱 輸入 /輸出 位寬 描述 SL_SPI_DI 輸入 1 SPI Flash 控制器串行輸入數(shù)據(jù) SL_SPI_CLK 輸出 1 SPI 時(shí)鐘 SPI_DO 輸出 1 SPI Flash 控制器串行輸出數(shù)據(jù) SPI_CS_B 輸出 1 SPI 片選信號(hào)，低電平有效 SPI_WP_B 輸出 1 SPI Flash 寫保護(hù)信號(hào)，低電平 有效 (4) SPI 中斷信號(hào)端口 表 SPI 中斷端口 端口名稱 輸入 /輸出 位寬 描述 SPI_INT 輸出 1 SPI 中斷信號(hào) SPI IP 接口設(shè)計(jì) 16 （ 5） DMA 傳輸端口 表 DMA 傳輸端口 端口名稱 輸入 /輸出 位寬 描述 SPI_TX_REQ 輸出 1 SPI 的 TX 需求信號(hào) SPI_TX_CLR 輸入 1 SPI 的 TX 清除信號(hào) SPI_RX_REQ 輸出 1 SPI 的 RX 需求信號(hào) SPI_RX_CLR 輸入 1 SPI 的 RX 清除信號(hào) 功能模塊劃分 整個(gè) SPI Flash Controller 按不同的功能劃分為 8 個(gè)模塊，這樣使整個(gè)設(shè)計(jì)的邏輯思路清晰明了，實(shí)現(xiàn)起來也比較容易，具體的模塊劃分情況如下： ? RGST 總線接口 ? 發(fā)送 順序控制邏輯 ? 并串轉(zhuǎn)換的移位邏輯模塊 ? 串并轉(zhuǎn)換的移位邏輯模塊 ? 數(shù)據(jù)狀態(tài)信息選擇邏輯 ? 分頻電路模塊 ? 片選邏輯模塊 ? 中斷信號(hào)產(chǎn)生模塊 第四章 SPI Flash Controller 設(shè)計(jì)與實(shí)現(xiàn) 17 R G S T 總 線 接 口 1指 令 寄 存 器中 斷 狀 態(tài) 寄存 器片 選 邏 輯 模 塊 7分 頻 模 塊 6發(fā) 出 順序 控 制邏 輯 2串 并 轉(zhuǎn) 換 的 移位 邏 輯 4 （ 接受并 串 轉(zhuǎn) 換 的 移 位邏 輯 3 （ 發(fā) 出 ）數(shù) 據(jù) 狀態(tài) 信 息選 擇 邏輯 5S P I _ D OS L _ S P I _ D IS P I _ C L KS P I _ C S _ BS P I _ I N TS P I _ W P _ B中 斷 信 號(hào) 產(chǎn)生 模 塊 8R G S T _ B U S地 址 寄 存 器數(shù) 據(jù) 寄 存 器I D 寄 存 器控 制 寄 存 器圖 SPI Flash Controller 框架圖 功能模塊設(shè)計(jì) HE register 總線接口 HE Register Bus 是凌陽公司 HE部門自行定義的一套內(nèi)部總線協(xié)議標(biāo)準(zhǔn)，用于不同 IP 之間的連接通訊，本設(shè)計(jì)同樣采用了這樣的總線接口，以便系統(tǒng)合成和與他 IP 之間的連接。 在 SPI Flash Controller 設(shè)計(jì)中的 HE Register 總線接口模塊（ Register File） ,定義了 6 個(gè)寄存器： 控制寄存器 （ SPI_CON） ：存儲(chǔ)控制信號(hào) 中斷狀態(tài)寄存器 （ INT_FLAG） ：存儲(chǔ)中斷狀態(tài)信息 指令寄存器 （ BYTE_CODE） ： 指令 /數(shù)據(jù)個(gè)數(shù)寄存器 地址寄存器 （ SPI_ADR） ：存儲(chǔ)高地址 數(shù)據(jù)存儲(chǔ)器 （ SPI_FIFO） ：數(shù)據(jù)緩存 ID 寄存器 （ STATUS_ID） ：存儲(chǔ) Flash 狀態(tài)信息 及廠商信息 SPI IP 接口設(shè)計(jì) 18 主機(jī)控 制 寄 存 器R _ R G S T _ B U SS L _ R G S T _ B U SI D 寄 存 器數(shù) 據(jù) 存 儲(chǔ) 器地 址 寄 存 器指 令 寄 存 器中 斷 狀 態(tài) 寄 存 器A D R = 5 39。 h 0A D R = 5 39。 h 1A D R = 5 39。 h 5A D R = 5 39。 h 4A D R = 5 39。 h 3A D R = 5 39。 h 2 圖 HE register 總線接口框圖 在運(yùn)行過程中 master 通過 bus 在協(xié)議下對(duì)模塊中的寄存器進(jìn)行讀寫，完成對(duì)它們的控制和配置，使其能正常運(yùn)轉(zhuǎn)。內(nèi)部所定義的寄存器如下： 表 寄存器列表 地址 名稱 讀寫操作 描述 5’h0 控制寄存器(SPI_CON) 讀寫 控制信號(hào)寄存器 5’h1 中斷狀態(tài)寄存器(INT_FLAG) 只讀 中斷狀態(tài)寄存器 5’h2 指令寄存器(BYTE_CODE) 讀寫 指令 /數(shù)據(jù)個(gè)數(shù)寄存器 5’h3 地 址寄存器 (SPI_ADR) 讀寫 地址寄存器 5’h4 數(shù)據(jù)存儲(chǔ)器(SPI_FIFO) 讀寫 FIFO 寄存器 5’h5 ID 寄存器(STATUS_ID) 只讀 Flash 狀態(tài) 和廠商信息 寄存器 各寄存器內(nèi)部詳細(xì)描述和配置見附件 A。 發(fā)送順序控制邏輯 發(fā)送控制邏輯采用有限狀態(tài)機(jī)實(shí)現(xiàn)，分為空閑狀態(tài)、傳輸 write enable 狀態(tài)（ WRITE ENABLE） ，指令傳輸狀態(tài) (WRITE CODE)、地址傳輸狀態(tài) (WRITE ADR)、數(shù)據(jù)傳輸狀態(tài) (WRITE DATA)、數(shù)據(jù)接收狀態(tài) (READ DATA from Flash)、 讀狀態(tài)指第四章 SPI Flash Controller 設(shè)計(jì)與實(shí)現(xiàn) 19 令傳輸狀態(tài) （ WRITE 05h） 、 BUSY 查詢狀態(tài) (READ STATUS)和 4 個(gè)不同的 WAIT狀態(tài) (WAIT_14)。 由于設(shè)計(jì)中全部的控制邏輯全部依賴與狀態(tài)機(jī)準(zhǔn)確的狀態(tài)轉(zhuǎn)移，為了提高設(shè)計(jì)的穩(wěn)定性，所有的狀態(tài)跳轉(zhuǎn)都設(shè)置在 SPI_CLK 的時(shí)鐘下降沿。因?yàn)闊o論是 SPI接口還是 Flash，采集數(shù)據(jù)都是在時(shí)鐘上升沿，所以在時(shí)鐘下降沿讓狀態(tài)跳轉(zhuǎn)，設(shè)計(jì)出錯(cuò)的機(jī)會(huì)就最小，也可以使的數(shù)據(jù)傳輸中省去第一個(gè)時(shí)鐘的等待，既能簡化設(shè)計(jì)，又能在一定程度上提高數(shù)據(jù)傳輸?shù)男省? 狀態(tài) 跳轉(zhuǎn)圖跳轉(zhuǎn)表如下： 空 閑 狀 態(tài)W E _ E N = = 1 ?指 令 傳輸 狀 態(tài)D A T A _ R WB Y T E _ C N TA D R _ E N地 址 傳 輸 狀態(tài)B U S Y 查 詢 狀態(tài)A D R _ E N = =1 ?數(shù) 據(jù) 接 收狀 態(tài)數(shù) 據(jù) 傳 輸狀 態(tài)N ON O傳 輸 完 成傳 輸 完 成讀 指 令 傳輸 狀 態(tài)傳 輸 完 成等 待 狀 態(tài) 2等 待 狀態(tài) 3S T A _ I D_ F A S T= = 2 39。 h 1 1 ?等 待狀 態(tài) 4N OY E SB U S Y = = 0Y E S頁 尾 或傳 輸 完 成傳 輸 w r i t e e n a b l e 狀 態(tài)傳 輸 完 成等 待 狀 態(tài) 1傳 輸 完 成Y E S 圖 發(fā)送控制狀態(tài)機(jī)示意圖 表 發(fā)送控制狀態(tài)跳轉(zhuǎn)表 現(xiàn)態(tài) 功能 次態(tài) 跳轉(zhuǎn)條件 空閑狀態(tài) 等待開始信號(hào) 指令傳輸狀態(tài) Write enable 使能無效 傳輸 write enable狀態(tài) Write enable 使能有效 SPI IP 接口設(shè)計(jì) 20 續(xù)表 現(xiàn)態(tài) 功能 次態(tài) 跳轉(zhuǎn)條件 指令傳輸狀態(tài) 向 Flash 發(fā)送指令 等待狀態(tài) 3 Write enable 使能有效，地址使能無效，寫操作，傳輸字節(jié)數(shù)為 0 等待狀態(tài) 2 Write enable 使能無效，地址使能無效，讀操作，傳輸字節(jié)數(shù)為 0， 數(shù)據(jù)傳輸狀態(tài) 地址使能無效，寫操作，傳輸字節(jié)數(shù)不為 0 數(shù)據(jù)接收狀態(tài) 地址使能有效，讀操作，傳輸字節(jié)數(shù)不為 0 地址傳輸狀態(tài) 地址使能有效 傳輸 write enable 狀態(tài) 向 Flash 寫 Write enable 指令 等待狀態(tài) 1 Write enable 指令傳輸完成 地址傳輸狀態(tài) 向 Flash 寫如地址 數(shù)據(jù)傳輸狀態(tài) 地址使能有效，寫操作，傳輸字節(jié)數(shù)不為 0 數(shù)據(jù)接收狀態(tài) 地址使能有效，讀操作，傳輸字節(jié)數(shù)不為 0，特殊標(biāo) 志位不為 3（ Fast read） 等待狀態(tài) 4 地址使能有效，讀操作，傳輸字節(jié)數(shù)不為 0，特殊標(biāo)志位為3（ Fast read） 數(shù)據(jù)傳輸狀態(tài) 寫數(shù)據(jù)到 Flash 閃存中 等待狀態(tài) 3 傳輸完成或者到達(dá)頁尾 讀狀態(tài)指令傳輸狀態(tài) 向 Flash 寫入 read status 的指令 BUSY 查詢狀態(tài) Read status 指令傳輸完成 BUSY 查詢狀態(tài) 檢查 Flash 是否 Busy 等待狀態(tài) 2 BUSY 為 0 數(shù)據(jù)接收狀態(tài) 從 Flash 中讀數(shù)據(jù) 等待狀態(tài) 2 數(shù)據(jù)傳輸完成 第四章 SPI Flash Controller 設(shè)計(jì)與實(shí)現(xiàn) 21 續(xù)表 現(xiàn)態(tài) 功能 次態(tài) 跳轉(zhuǎn)條件 等待狀態(tài) 1 等待狀態(tài) 1 指令傳輸狀態(tài) 等待 16 個(gè)系統(tǒng)時(shí)鐘 等待狀態(tài) 2 等待狀態(tài) 2 傳輸 write enable狀態(tài) 等待 16 個(gè)系統(tǒng)時(shí)鐘并且數(shù)據(jù)傳輸完成 空閑狀態(tài) 等待 16 個(gè)系統(tǒng)時(shí)鐘并且數(shù)據(jù)傳輸未完成 等待狀態(tài) 3 等待狀態(tài) 3 讀狀態(tài)指令傳輸狀態(tài) 等待 16 個(gè)系統(tǒng)時(shí)鐘 等待狀態(tài) 4 等待狀態(tài) 4 數(shù)據(jù)接收狀態(tài) 等待 8 個(gè) SPI 時(shí)鐘 串并轉(zhuǎn)換控制邏輯 串并轉(zhuǎn)換模塊用于接收從 Flash 器件中讀回來的數(shù)據(jù)或者 Flash狀態(tài)或者廠商信息，設(shè)計(jì)中串并轉(zhuǎn)換移位寄存器會(huì)在每個(gè) SP_CLK 的下降沿把 寄存器的數(shù)據(jù)從高位依次送到 SPI_DO 上， Flash 在 SPI_CLK 的上升沿采集 SPI_DO 線上的值并移入。這樣一系列時(shí)鐘周期過后，就實(shí)現(xiàn)了并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換。 87654321218串行數(shù)據(jù)并行數(shù)據(jù)87654387654321 圖 串并轉(zhuǎn)換邏輯示意圖 串行數(shù)據(jù)到并行數(shù)據(jù)的轉(zhuǎn)換與并串轉(zhuǎn)換剛好相反，如上圖所示。 Flash 在SPI_CLK 的下降沿送出數(shù)據(jù)，為了保證數(shù)值的準(zhǔn)確性，在 SPI_CLK 的上升沿，系統(tǒng)從 SPI 串行輸入引腳采值，并將先采到的值作為高 bit 依次存入寄存器中，這樣一系列時(shí) 鐘下來，原本串行輸入的數(shù)據(jù)就被并行的存了下來。 SPI IP 接口設(shè)計(jì) 22 以下以 Read data 指令為例，給出了 SPI 模式的傳輸示意圖，如下： X X X2 3 2 2 2 1 0*I n s t r u c t i o n ( 0 3 h )0 1 23 4567892 9 3 03 12 4 B i t A d d r e s sM o d e 3M o d e 0S P I _ C S _ BS P I _ C L KS P I _ D OS L _ S P I _ D IH i g h I m p e d a n c e3 23 3 3 43 5 3 63 73 83 97 6 5 4 3 2 1 0 7 6 54 04 1X X X X X X X X X X X X X X X X XD a t a O u t 1**D a t a O u t 2 圖 SPI 傳輸 read data 指令 如圖 所示， Flash 和設(shè)計(jì)都是在 SPI_CLK 的下降沿送出數(shù)據(jù)，在 SPI_CLK的上升沿采集數(shù)據(jù)，這樣能夠完全滿足設(shè)備所要求的 Timing 關(guān)系，因此可以保證數(shù)據(jù)的準(zhǔn)確性。 并串轉(zhuǎn)換控制邏輯 此模塊是控制器面向 Flash 輸出的主要控制部分，將指令、地址和數(shù)據(jù)由并行模式轉(zhuǎn)化為串行模式（ SPI 模式），并以滿足 SPI 傳輸時(shí)序要求將各種指令正確地傳輸?shù)?Flash，以執(zhí)行對(duì) Flash 的讀寫操作。數(shù)據(jù)在 SPI_CLK 的下降沿移出移位寄存器， Flash 器件在 SPI_CLK 的上升沿采樣數(shù)據(jù)。 8765432178 1并 行 數(shù) 據(jù)串 行 數(shù) 據(jù)87654321654321 圖 并 串轉(zhuǎn)換邏輯示意圖 以下以 Page program指令為例，給出了 SPI 模式的傳輸示意圖，如下： 第四章 SPI Flash Controller 設(shè)計(jì)與實(shí)現(xiàn) 23 X X X2 3 2 2 2 1 0