【正文】 輸 出頂 層 仿 真 模 塊空圖 測試文件架構(gòu)圖 一個好的文件架構(gòu)能夠方便我們的文件管理，在整個測試中由于要用到的以及產(chǎn)生的文件較多，我們必須有一個規(guī)范的文件存放位置和管理架構(gòu)，這樣更有利于我們的測試和改正錯誤，具體架構(gòu)如圖 所示。 SPI IP 接口設(shè)計 26 第五章 SPI Flash Controller 測試與驗證 27 第五章 SPI Flash Controller 測試與驗證 測試環(huán)境 整個 SPI Flash Controller 的測試環(huán)境分為 7 個部分： 測試情況，偽 CPU，設(shè)計方案， SPI 閃存，存儲器（期望值），存儲器（測試輸出數(shù)據(jù)）和監(jiān)視器。 當(dāng)讀指針、寫指針 完全 相等的時候， FIFO 為空。一個 32 位寬的用來專門負(fù)責(zé)數(shù)據(jù)的串并 /并串轉(zhuǎn)換，另一個為 24 位寬，負(fù)責(zé)地址 、 指令 和檢查 Flash 忙狀態(tài) 的串并 /并串轉(zhuǎn)換。這樣一系列時鐘周期過后，就實現(xiàn)了并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換。 h 3A D R = 5 39。 SPI IP 接口設(shè)計 14 設(shè)計規(guī)格 本次設(shè)計，旨在實現(xiàn)基本的 SPI Flash 控制器功能，即對 Flash 器件的基本讀寫及擦除操作、狀態(tài)查詢以及中斷設(shè)置。 該協(xié)議的主要內(nèi)容包括： 1. 讀信號或?qū)懶盘枴⒌刂沸盘柡推x信號必須同時有效； 2. 當(dāng)對寄存器進(jìn)行寫入操作時，在檢測到反饋信號有效之前，寫信號、地址信號、片選信號和寫入數(shù)據(jù)信號必須一直保持有效狀態(tài)； 3. 當(dāng)對寄存器進(jìn)行讀操作是，在檢測到反饋信號有效之前，讀信號、地址信號和片選信號必須一直保持有效狀態(tài)，而且只有當(dāng)反饋信 號有效時，才能采集讀出數(shù)據(jù)信號線上的值； 4. 讀信號和寫信號只能在片選信號有效時才 會 有效，而且讀信號和寫信號不能同時有效。 Spartan3系列器件還提供四個功能強(qiáng)大的數(shù)字化時鐘管理器（ DCM），由基本的數(shù)字延遲鎖相環(huán)（ DLL）構(gòu)成，具有完善的頻率合成、相移、時鐘偏移消除等功能。 這里前仿真主要針對電路的語法和邏輯錯誤，仿真屬于行為級的仿真。得到網(wǎng)表之后，還需要進(jìn)行門級仿真和定時檢查。在進(jìn)行完行為描述之后，通常要把它轉(zhuǎn)換為 RTL 級的描述，因為現(xiàn)有的 EDA工具只能接受 RTL 級描述的 HDL 文件進(jìn)行自動邏輯綜合。邏輯設(shè)計者確定如何根據(jù)功能將整個設(shè)計劃分為子模塊；同時，電路設(shè)計者對底層功能快進(jìn)行優(yōu)化設(shè)計，并進(jìn)一步使用這些底層模塊來搭建其高層模塊。 要在 Linux 下編寫文本或語言程序，您首先必須選擇一種文本編輯器。 VI 編輯器是 Visual interface 的簡稱，通常稱之為 VI。 Linux 以它的高效性和靈活性著稱。與 VHDL 相比 Verilog HDL最大的特點在于它是一種非常容易掌握的硬件描述語言，而且和 C 語言有許多相似之處，并繼承和借鑒了 C 語言的多種操作符和語法結(jié)構(gòu)，而且 Verilog HDL 在開關(guān)級電路的建模能力比 VHDL 要強(qiáng)。在一個 SPI 通信系統(tǒng)中 必須有主機(jī)。因為主從設(shè)備是在 SCLK的控制下 同時發(fā)送和接收數(shù)據(jù)，并通過 2 個雙向移位寄存器 來交換數(shù)據(jù) 在點對點的通信中。 要注意的是， SCLK 信號線只由主設(shè)備控制，從設(shè)備不能控制信號線。 （ 1） SDO – 主設(shè)備數(shù)據(jù)輸出，從設(shè)備數(shù)據(jù)輸入 （ 2） SDI – 主設(shè)備數(shù)據(jù)輸入，從設(shè)備數(shù)據(jù)輸出 （ 3） SCLK – 時鐘信號，由主設(shè)備 產(chǎn)生 （ 4） CS – 從設(shè)備使能信號，由主設(shè)備控制 其中 CS 是控制芯片是否工作 ，也就是說只有片選信號為預(yù)先規(guī)定的使能信號時（高電位或低電位），對此芯片的操作才有效 ，否則會被忽略。 SPI Flash 以其優(yōu)良的特性已被廣泛應(yīng)用于很多設(shè)計之中。在現(xiàn)代數(shù)字電路 設(shè)計中 經(jīng)常需要保存大量 數(shù)據(jù)，而 Flash 存儲速度快、體積小、功耗低且價格低廉 ， 可在線電擦寫，信息在掉電后不會丟失，因此成為設(shè)計人員的首選。 27 測試文件架構(gòu) 17 HE register 總線接口 .................................................................... 17 發(fā)送順序控制邏輯 ........................................................................ 18 串并轉(zhuǎn)換控制邏輯 ........................................................................ 21 并串轉(zhuǎn)換控制邏輯 ........................................................................ 22 數(shù)據(jù)狀態(tài)信息選擇邏輯 ................................................................ 24 分頻模塊 ........................................................................................ 24 片選邏輯模塊 ................................................................................ 25 中斷信號產(chǎn)生模塊 ........................................................................ 25 第五 章 SPI FLASH CONTROLLER 測試與驗證 ............................................. 27 測試環(huán)境 11 HE REGISTER BUS 協(xié)議簡介 本設(shè)計采用 Verilog HDL 語言 ，在 Vi 編輯器中完成設(shè)計，并用 EDA tool對設(shè)計進(jìn)行了編譯、模擬、仿真和調(diào)試。 SPI Flash 主要用于代碼存儲或者其他非易失性存儲應(yīng)用 。對本研究提供過幫助和做出過貢獻(xiàn)的個人或集體，均已在文中作了明確的說明并表示了謝意。 10 ISE 軟件簡介 28 測試流程 30 FPGA 驗證 閃速存儲器 (Flash Memory)是 Intel公司于 1988 年推出的一種新型非易失性大容量存儲器。 SPI Flash 就是這樣一種采用串行接口的 Flash 存儲器件。 SPI 的通信原理很簡單，它以主從方式工作 。數(shù)據(jù)輸出通過 SDO 線，數(shù)據(jù)在時鐘下降沿時改變，在緊接著的上升沿被讀取。不同的 SPI 設(shè)備的實現(xiàn)方式不盡相同，主要 是數(shù)據(jù)改變和采集的時間不同，在時鐘信號上沿或下沿采集有不同定義 。 W25X20/40/80 的 SPI 接口主要由 4 個引腳構(gòu) 成： SL_SPI_CLK、 SPI_DO、SL_SPI_DI及 SPI_CS_B，其中 SL_SPI_CLK 是整個 SPI總線的公用時鐘， SPI_DO、SL_SPI_DI 作為主機(jī)，從機(jī)的輸入輸出的標(biāo)志。 Verilog HDL 具有以下特點：能形式化地抽象表示電路的結(jié)構(gòu)和行為；借用高級語言的結(jié)構(gòu)和語句（如循環(huán)語言，賦值語言等），簡化了電路行為的描述；能在多個層次上對所設(shè)計的電路進(jìn)行描述；內(nèi)置了基本的邏輯門，更接近開關(guān)級電路；可以使用用戶自定義原語 UDP，使得設(shè)計更加靈活，等等。 Linux 系統(tǒng)下的設(shè)計開發(fā)環(huán)境簡介 Linux 是一套免費(fèi)使用和自由傳播的類 Unix 操作系統(tǒng)，它主要用于基于Intel x86 系列 CPU 的計算機(jī)上。 VI 編輯器是 Linux 和 Unix 上最基本的文本編輯器，工作在字符模式下。 Vi 有 3 種基本工作模式：命令行模式、文本輸入模式和末行模式。 在 自底向上的設(shè)計方法中，我們首先對現(xiàn)有的功能模塊進(jìn)行分析，然后利用這些模塊 去搭建較大的功能模塊，如此繼續(xù)直至頂層的功能模塊 。就是用數(shù)學(xué)模型對整個系統(tǒng)進(jìn)行的描述。如果仿真通過，就可以利用邏輯綜合工具進(jìn)行綜合了。原理圖輸入用的是第三方軟件 ECS， HDL 綜合可以使用 Xilinx 公司開發(fā)的 XST、 Synopsys 的 FPGA Express 和 Synplicity 公司的 Synplify/Synplify Pro，測試臺輸入是圖形化的 HDL Bencher，狀態(tài)圖輸入用的是StateCAD，前、后仿真則可以使用 Modelsim XE(Xilinx Edition)或 Modelsim SE。為了能夠提供更多的 I/O引腳， Spartan3 采用錯位的雙排 I/O 引腳結(jié)構(gòu)。 XC3S5000 支持 17 種單端接口標(biāo)準(zhǔn)和 6 種差分接口標(biāo)準(zhǔn)，輸出信號的邏輯擺幅可達(dá) 和 ,每個 I/OSPI IP 接口設(shè)計 12 口支持 622Mb/s 的數(shù)據(jù)傳輸率。做好準(zhǔn)備之后，開始編寫代碼，與測試環(huán)境，然后進(jìn)行軟件仿真至預(yù)期效果。 h 1A D R = 5 39。因為無論是 SPI接口還是 Flash，采集數(shù)據(jù)都是在時鐘上升沿，所以在時鐘下降沿讓狀態(tài)跳轉(zhuǎn)，設(shè)計出錯的機(jī)會就最小，也可以使的數(shù)據(jù)傳輸中省去第一個時鐘的等待，既能簡化設(shè)計，又能在一定程度上提高數(shù)據(jù)傳輸?shù)男省?shù)據(jù)在 SPI_CLK 的下降沿移出移位寄存器， Flash 器件在 SPI_CLK 的上升沿采樣數(shù)據(jù)。如果是讀 Flash命令， FIFO接受從 Flash 中讀出的數(shù)據(jù)，然后通過 HE Register Bus 發(fā)往上層。即 ，數(shù)據(jù)緩存 FIFO 空中斷、數(shù)據(jù)緩存 FIFO 滿中斷和傳輸完成中斷。 ? 存 儲器（期望值） 用來存儲與讀出數(shù)據(jù)比對的原始數(shù)據(jù)。 在讀操作正確的前提下，再來證明寫操作的正 確性。 將。 擦除操作在讀寫操作正確的前提下，再進(jìn)行測試，先通過寫操作給 Flash 中的特定區(qū)域?qū)懭胍恍?shù)據(jù)，然后通過 Register Bus 配置擦除指令，控制器再發(fā)送擦除第五章 SPI Flash Controller 測試與驗證 31 指令，對 Flash 中的特定區(qū)域進(jìn)行擦除（寫 “ 1” ），然后再通過讀指 令讀出相應(yīng)區(qū)域，以讀出數(shù)據(jù)是否為全 “ 1” ，判斷擦除指令是否正確。 ? 監(jiān)視器 用于實現(xiàn)原始數(shù)據(jù)與測試輸出數(shù)據(jù)的 自動 比對 功能 ，以判斷設(shè)計的正確性。 中 斷 生 成 模 塊中 斷 狀 態(tài) 寄存 器中 斷 使 能 信號S P I _ I N T 圖 中斷信號產(chǎn)生器 當(dāng)傳輸完成中斷發(fā)生時，如果傳輸完成中斷屏蔽使能信號 SPI_CON[8]為 0 （ enable） ,中斷信號 SPI_INT 有效，否則無效。 指針最高位作為標(biāo)志位來區(qū)分 FIFO 的空滿狀態(tài)。 因為實際中向 Flash 寫入數(shù)據(jù)是有翻頁的情況，要想實現(xiàn)自動翻頁的功能，就需要將翻頁前未傳完的數(shù)據(jù)暫 時的儲存起來，所以設(shè)計中采用了 2 個不同位寬的移位寄存器。 h 1 1 ?等 待狀 態(tài) 4N OY E SB U S Y = = 0Y E S頁 尾 或傳 輸 完 成傳 輸 w r i t e e n a b l e 狀 態(tài)傳 輸 完 成等 待 狀 態(tài) 1傳 輸 完 成Y E S 圖 發(fā)送控制狀態(tài)機(jī)示意圖 表 發(fā)送控制狀態(tài)跳轉(zhuǎn)表 現(xiàn)態(tài) 功能 次態(tài) 跳轉(zhuǎn)條件 空閑狀態(tài) 等待開始信號 指令傳輸狀態(tài) Write enable 使能無效 傳輸 write enable狀態(tài) Write enable 使能有效 SPI IP 接口設(shè)計 20 續(xù)表 現(xiàn)態(tài) 功能 次態(tài) 跳轉(zhuǎn)條件 指令傳輸狀態(tài) 向 Flash 發(fā)送指令 等待狀態(tài) 3 Write enable 使能有效，地址使能無效，寫操作，傳輸字節(jié)數(shù)為 0 等待狀態(tài) 2 Write enable 使能無效，地址使能無效，讀操作，傳輸字節(jié)數(shù)為 0， 數(shù)據(jù)傳輸狀態(tài) 地址使能無效，寫操作，傳輸字節(jié)數(shù)不為 0 數(shù)據(jù)接收狀態(tài) 地址使能有效，讀操作，傳輸字節(jié)數(shù)不為 0 地址傳輸狀態(tài) 地址使能有效 傳輸 write enable 狀態(tài) 向 Flash 寫 Write enable 指令 等待狀態(tài) 1 Write enable 指令傳輸完成 地址傳輸狀態(tài) 向 Flash 寫如地址 數(shù)據(jù)傳輸狀態(tài) 地址使能有效，寫操作，傳輸字節(jié)數(shù)不為 0 數(shù)據(jù)接收狀態(tài) 地址使能有效，讀操作，傳輸字節(jié)數(shù)不為 0，特殊標(biāo) 志位不為 3（ Fast rea