【正文】 00bps 的速率。 PSK 可以使用二相或多于二相的相移，利用這種技術(shù)，可以對傳輸速率起到加倍的作用。 FSK 調(diào)制解調(diào)器的使用范圍較廣，目前已經(jīng)不完全局限在有線網(wǎng)絡(luò)通信里。 FSK 調(diào)制解調(diào)器的設(shè)計的模型簡單，設(shè)計方式也不僅僅建立在電器元件上，利用軟件搭建模型也 成為目前很常用的方法。如果對 FSK信號做某種改進(jìn)，使其相位始終保持連續(xù)，于是就產(chǎn)生了 MSK信號。正是因為 MSK具有諸多的性能優(yōu)勢，所以它比較適合在窄帶信道中傳輸，廣泛應(yīng)用于無線移動通信的數(shù)據(jù)傳輸中。應(yīng)高速無線數(shù)據(jù)業(yè)務(wù)的需求， GPRS（ General Packet Radio Service，通用分組無線業(yè)務(wù)）是構(gòu)架在傳統(tǒng) GSM 網(wǎng)絡(luò)之上的一種標(biāo)準(zhǔn)化的分組交換數(shù)據(jù)業(yè)務(wù)，它可以提供高達(dá) 115kbit/s 速率的 分組數(shù)據(jù)業(yè)務(wù)，從而使得包括圖片、話音和視頻的多媒體業(yè)務(wù)在無線網(wǎng)絡(luò)中的傳輸成為現(xiàn)實。 GPRS不再根據(jù)用戶實際的數(shù)據(jù)流量來計費，這樣就允許用戶始終在線，享受方便快捷的服務(wù)。 本課題的主要研究內(nèi)容與意義 本課題的研究內(nèi) 容 本課題 將完成以下的研究內(nèi)容：在系統(tǒng)地研究了 MATLAB/Simulink 中 DSP Builder 模塊庫在FPGA 設(shè)計中的應(yīng)用后，設(shè)計了一個 MSK 調(diào)制器，最后將此系統(tǒng)成功地應(yīng)用于 MSK 調(diào)制當(dāng)中，即給系統(tǒng)加上不同的晶振時鐘 后， 系統(tǒng)分頻后就會產(chǎn)生不同頻率的 M序列（數(shù)字基帶信號）， 通過 MSK調(diào)制器的調(diào)制之后 就可以在示波器上觀察到有 MSK 調(diào)制波形輸出。FPGA 核心電路 芯片 采用 EP1C6Q2408 芯片； D/A 轉(zhuǎn)換模塊 芯片 采用 THS5651A 芯片；顯示波形部分就直接利用示波器作為顯示設(shè)備。 ③深入研究 MSK 調(diào)制器 的可編程門陣列 (FPGA)的設(shè)計 。 ⑤利用 VHDL 語言編寫 MSK 調(diào)制 器系統(tǒng)的 其它 電路程序，如 數(shù)字基帶信號產(chǎn)生程序等。本系統(tǒng)采用功能強大的硬件描述語言 VHDL（ Very High Speed Integrated Circuit Hardware Description Language）編寫程序，實現(xiàn)對 數(shù)字 信號的 MSK 調(diào)制 及顯示。 研究本課題的意義 在數(shù)字通信、網(wǎng)絡(luò)、視頻和圖像處理領(lǐng)域， FPGA 已經(jīng)成為高性能數(shù)字信號處理系統(tǒng)的關(guān)鍵元件。 2） 雖然 VHDL 語言也提供了許多高層次的語言抽象，但是基于并行硬件系統(tǒng)的 VHDL 程序設(shè)計與基于微處理器的串行程序設(shè)計有很大的不同。 DSP Builder 作為 Simulink 中的一個工具箱，使得用 FPGA 設(shè)計 DSP 系統(tǒng)完全可以通過 Simulink 的圖形化界面進(jìn)行，只要簡單地進(jìn)行 DSP Builder 工具箱的模塊調(diào)用即可。 它的實現(xiàn)將理論基礎(chǔ)和實際應(yīng)用緊密結(jié)合起來，因而成本低，可修改性強，實用范圍廣。 基帶數(shù)字信號如果要遠(yuǎn)距離傳輸，特別是在有限帶寬的高頻信道如無線或光纖信道傳輸時，必須對數(shù)字信號黃禮紅： MSK 調(diào)制器的設(shè)計與實現(xiàn) 第 4 頁，共 25 頁 進(jìn)行載波調(diào)制。 MSK 是一種性能優(yōu)越的調(diào)制方式，這種調(diào)制方式包絡(luò)恒定，具有最小功率譜占用率和相位連續(xù)的特點，具有良好的頻譜特性，能在給定 的頻帶內(nèi)傳送很高的比特速率 ，這恰恰滿足了現(xiàn)代數(shù)字調(diào)制技術(shù)的要求。 DDS 是產(chǎn)生高精度、快速變換頻率、輸出波形失真小的優(yōu)先選用技術(shù)。 DDS 系統(tǒng)一個顯著的特點就是在數(shù)字處理器的控制下能夠精確而快速地處理頻率和相位。） ， 能夠進(jìn)行快速的信號變換（輸出 DAC 的轉(zhuǎn)換速率 300百萬次 /秒） [15]。 DDS 實現(xiàn)原理 DDS 基于查找表方法，將一個正弦波周期 的 N 個均勻采樣點存儲在存儲器中 ， 以均勻速率將這些采樣點輸送到 DAC， 即可得到一個頻譜純凈的單頻正弦波 ， 如果每隔 K 個采樣點輸出一個數(shù)據(jù) ，則會得到 K 倍頻的正弦波。設(shè)一單頻正弦波為： 0( ) sin( 2 )s t f t?? （ 1） 對其以采樣頻率 sf 進(jìn)行采樣，得到： ? ? ? ?0si n 2 ss n f n??? （ 2） 同時定義正弦信號的相位增量為： 0022s sffT f???? ? ? （ 3） 相位增量描述了相鄰兩個采樣點之間的相位變化， DDS技術(shù)通過控制這個增量的大小來改變輸出頻率。如果每隔 K 個點輸出一個采樣值，則相位增量就是 K? ，合成的頻率 為： 2 ssKKffTN???? （ 5） 根據(jù)采樣定理， K的最高取值理論上應(yīng)該小于或等于 N的一半。 以上就是 DDS的一般實現(xiàn)方法，如圖 1所示 [16]： 重慶文理學(xué)院本科生畢業(yè)論文 (設(shè)計 ) 第 5 頁，共 25 頁 圖 1 DDS實現(xiàn)原理圖 增量控制也叫頻率控制字，它用來改變相位增量的大小。加法器的一個輸入端和寄存器輸出端相連，一個輸入端和頻率控制字輸入相連。 MSK 調(diào)制原理 MSK 調(diào)制的概念 在通信領(lǐng)域，為了傳送信息，一般都將原始信號進(jìn)行某種變換使其變成適合于通信傳輸?shù)男盘栃问?。但?shù)字基帶信號 不適合 用 于直接傳輸，例如，通過公共電話網(wǎng)絡(luò)傳輸數(shù)字信號時，由于電話網(wǎng)絡(luò)帶寬在 4KHz 以下，因此數(shù)字信號不能直接在上面?zhèn)鬏?。在?shù)字調(diào)制當(dāng)中，移頻鍵控（ FSK）是一種常用的調(diào)制方式 ，它被廣泛應(yīng)用于各種領(lǐng)域。 為了得到連續(xù)的相位變化，這樣就改進(jìn)出了 MSK 調(diào)制。它的特殊性表現(xiàn)在其頻差是滿足兩個頻率相互正交（即相關(guān)函數(shù)等于 0）的最小頻差，并要求 FSK 信號的相位連續(xù)。 MSK 調(diào)制的基本原理 假設(shè) MSK 的信號表達(dá)式為： ( ) c o s2c bS t t t???? ? ???? ? ?????? （ 6） 式中， ?? 是為了保證 bt ???時相位連續(xù)而加入的相 位常量。 為了保證相位連續(xù)，在 bt ???時應(yīng)有下式成立： ? ? ? ?1 b k b?? ? ? ?? ? ? ? （ 8） 將式 (7)代入 (8)得出： 相位 累加器 增 量 控 制 相位幅 度轉(zhuǎn)換 數(shù)模 變換 時 鐘 濾 波 輸 出 相位碼 幅度碼 黃禮紅： MSK 調(diào)制器的設(shè)計與實現(xiàn) 第 6 頁，共 25 頁 ? ?11 2k k k k kxx ?????? ? ? （ 9） 若令 0x =0，則 kx =0 或 ?? （模 2? ）， k ? 0， 1， 2,? 。因此，由此 從理論上 論證了 MSK信號的相位是連續(xù)的。根據(jù)這個調(diào)制器得到 MSK 信號的過程為： 先將輸入的基帶信號進(jìn)行差分編碼，然后將其分成 I、 Q 兩路，并互相交錯一個碼元寬度，再用加權(quán)函數(shù)cos（ πt/2Tb）和 sin（ πt/2Tb）分別對 I、 Q兩路數(shù)據(jù)加權(quán)，最后將兩路數(shù)據(jù)分別用正交載波調(diào)制 ，這樣就可以得到 MSK 信號。 圖 2 MSK 調(diào)制器一般框圖 從以上的分析可以知道，生成 MSK 信號應(yīng)具備 3 個條件： ① 當(dāng)輸入為 1 時，輸出的已調(diào)波的頻率為 1f ，當(dāng)輸入為 0 時，輸出的已調(diào)波頻率為 2f ； ② 碼元轉(zhuǎn)換時刻相位連續(xù)； ③ 輸出頻率和碼元速率滿足以下關(guān)系： 1 2bmf T?；2 12 bmf T??；2112 bffT?? 基于 DDS 的 MSK調(diào)制原理 由于基于 DDS 的 MSK 調(diào)制器充分利用了 DDS 的優(yōu)點，簡化了系統(tǒng)的設(shè)計，性能上卻沒有太大的損失，所以本課題將重點討論基于 DDS 的 MSK 調(diào)制器的工作原理。 然后，根據(jù)采樣頻率大小和先前得到的頻率值，并采用下列式子來計算頻率控制字的取值。當(dāng)碼元為 1 時，選擇頻率控制字 A，即輸出的已調(diào)波的差分 編碼 串 /并 ∑ ka bT cos 2btT??????? sin 2btT??????? cos ct? sin ct? + ??mskyt 重慶文理學(xué)院本科生畢業(yè)論文 (設(shè)計 ) 第 7 頁，共 25 頁 頻率為 1f ；當(dāng)碼元為 0 時，選擇頻率控制字 B，即輸出的已調(diào)波的頻率為 2f 。 圖 3 基于 DDS 的 MSK 調(diào)制器 芯片的選擇 FPGA 核心板芯片有多種，常見的有 Altera 公司生產(chǎn)的 Cyclone I 核心 ： EP1C12Q240CEP1C6Q240C8； Cyclone II 核心 ： EP2C8Q208C EP2C5Q208C EP2C20Q208C8。 目前， DA 轉(zhuǎn)換器件 也有多種，本課題將 采用 THS5651A 高速 DA 轉(zhuǎn)換芯片，其數(shù)據(jù)位寬為 10 位、轉(zhuǎn)換速率可達(dá) 125MSPS。 Cyclone FPGA 系列器件基于 、 全銅 SRAM 工藝制造。不同速度的行與列連接線將邏輯陣列塊和和嵌入式存儲塊連接在一起。其邏輯陣列由若干個 LAB 組成，每個 LAB 包含 10 個邏輯單 元（ LE）。每一個 Cyclone 器件的 I/O 引腳都是由 I/O 單元（ IOE）驅(qū)動， IOE 位于器件外圍 LAB 行和列的末端。雙用途 PQS、 DQ 和 DM 引腳與時延鏈（用于 DDR 信號的相位校正）一起為如 DDR SDRAM 以及速率達(dá) 133MHz（ 266Mb/s）的 FCRAM 等外部存儲器件提 供了接口支持。這種存儲模塊在相鄰兩列 LAB 之間縱向排列，并貫穿整個器件。 EP1C6Q240C8 提供了全局網(wǎng)絡(luò)時鐘和 2 個 PLL。 PLL可提供時鐘分頻、倍頻、移相和可編程占空比等常規(guī)操作，還可為支持調(diào)整差分 I/O 接口提供外部時鐘輸出。 EP1C6Q240C8 用戶可使用資源為 5980 LE、 20 M4K RAM（ 128*36 位）、 92160 RAM、 2 個 PLL和最大 185 個用戶 I/O 引腳。核心板采用 IR1117 為 FPGA 供電，用50MHz 有源晶振提供時鐘。 二進(jìn)制 數(shù)據(jù)輸入 頻率 控制字 A 頻率 控制字 B DDS Core 二選一 選擇 器 輸出 黃禮紅： MSK 調(diào)制器的設(shè)計與實現(xiàn) 第 8 頁，共 25 頁 DA 轉(zhuǎn)換芯片 THS5651A 是由德州儀器公司基于先進(jìn)的高速混合信號 CMOS 工藝制造 的 ，具有 10 位數(shù)據(jù)分辨率， 專門適合數(shù)字?jǐn)?shù)據(jù)傳輸中的有線和無線通訊系統(tǒng) 的數(shù)模轉(zhuǎn)換（ DAC）器件。 THS5651A 工作電壓范圍為直流 ，功耗約為 175mW，還在不工作的時候自動進(jìn)入睡眠模式以節(jié)約能源，睡眠模式的功耗僅為 25mW，所以該設(shè)備非常適合用于便攜式和低功率應(yīng)用。 3 系統(tǒng)的開發(fā)與設(shè)計 系統(tǒng) 硬件設(shè)計 系統(tǒng) 由 FPGA 器件 EP1C6Q240C有源晶振電路、按鍵控制電路和高速 DA 轉(zhuǎn)換電路構(gòu)成，其構(gòu)成框圖如圖 4 所示。介紹 FPGA 核心板 實際上就是介紹 EP1C6Q240C8 芯片， 根據(jù)前面所 介紹的 EP1C6Q240C8 芯片的相關(guān)理論知識，可以繪出 它的原理圖 ， 如圖 5 所示。 由于這三個模塊 都分別有自己的組成電路，所以，為了 設(shè)計 方便， 先畫出它們的原理圖，再生成一個獨立的模塊。 （ 1） 時鐘模塊： 該模塊的功能是為核心板提供 50MHz 的晶振，如果一個系統(tǒng)缺少了晶振，那么這個系統(tǒng)就無法正常工作。 NC1GND2OUT3VCC4Y1XTAL33R13C23VCC3_3CLKIN22uHL2VCC3_3 圖 6 時鐘模塊原理圖 （ 2） 電源模塊：該模塊的功能是為核心板提供 和 的雙電源，使核心板能夠有能量工作。 GND1IN3OUT2OUT4U2GND1IN3OUT2OUT4U410uC17100uFC14C1522uHL1D2PWOER_LEDVCCVCC10uC21C16C181KR11KR30R210uC22C19C20PLLVA321U301D12D23+U5USBD1DiodePLLVA 圖 7 電源模塊原理圖 （ 3） 配置模塊：該模塊的功能是 對核心板進(jìn)行配置，它的原理圖如圖 8 所示