【正文】 GND1IN3OUT2OUT4U2GND1IN3OUT2OUT4U410uC17100uFC14C1522uHL1D2PWOER_LEDVCCVCC10uC21C16C181KR11KR30R210uC22C19C20PLLVA321U301D12D23+U5USBD1DiodePLLVA 圖 7 電源模塊原理圖 （ 3） 配置模塊：該模塊的功能是 對核心板進(jìn)行配置，它的原理圖如圖 8 所示。 （ 1） 時(shí)鐘模塊： 該模塊的功能是為核心板提供 50MHz 的晶振，如果一個系統(tǒng)缺少了晶振，那么這個系統(tǒng)就無法正常工作。介紹 FPGA 核心板 實(shí)際上就是介紹 EP1C6Q240C8 芯片， 根據(jù)前面所 介紹的 EP1C6Q240C8 芯片的相關(guān)理論知識，可以繪出 它的原理圖 ， 如圖 5 所示。 THS5651A 工作電壓范圍為直流 ，功耗約為 175mW，還在不工作的時(shí)候自動進(jìn)入睡眠模式以節(jié)約能源，睡眠模式的功耗僅為 25mW，所以該設(shè)備非常適合用于便攜式和低功率應(yīng)用。核心板采用 IR1117 為 FPGA 供電，用50MHz 有源晶振提供時(shí)鐘。 PLL可提供時(shí)鐘分頻、倍頻、移相和可編程占空比等常規(guī)操作，還可為支持調(diào)整差分 I/O 接口提供外部時(shí)鐘輸出。這種存儲模塊在相鄰兩列 LAB 之間縱向排列，并貫穿整個器件。每一個 Cyclone 器件的 I/O 引腳都是由 I/O 單元（ IOE）驅(qū)動， IOE 位于器件外圍 LAB 行和列的末端。不同速度的行與列連接線將邏輯陣列塊和和嵌入式存儲塊連接在一起。 目前， DA 轉(zhuǎn)換器件 也有多種，本課題將 采用 THS5651A 高速 DA 轉(zhuǎn)換芯片，其數(shù)據(jù)位寬為 10 位、轉(zhuǎn)換速率可達(dá) 125MSPS。當(dāng)碼元為 1 時(shí)，選擇頻率控制字 A，即輸出的已調(diào)波的差分 編碼 串 /并 ∑ ka bT cos 2btT??????? sin 2btT??????? cos ct? sin ct? + ??mskyt 重慶文理學(xué)院本科生畢業(yè)論文 (設(shè)計(jì) ) 第 7 頁，共 25 頁 頻率為 1f ；當(dāng)碼元為 0 時(shí)，選擇頻率控制字 B，即輸出的已調(diào)波的頻率為 2f 。 圖 2 MSK 調(diào)制器一般框圖 從以上的分析可以知道，生成 MSK 信號應(yīng)具備 3 個條件： ① 當(dāng)輸入為 1 時(shí)，輸出的已調(diào)波的頻率為 1f ，當(dāng)輸入為 0 時(shí)，輸出的已調(diào)波頻率為 2f ； ② 碼元轉(zhuǎn)換時(shí)刻相位連續(xù)； ③ 輸出頻率和碼元速率滿足以下關(guān)系： 1 2bmf T?；2 12 bmf T??；2112 bffT?? 基于 DDS 的 MSK調(diào)制原理 由于基于 DDS 的 MSK 調(diào)制器充分利用了 DDS 的優(yōu)點(diǎn)，簡化了系統(tǒng)的設(shè)計(jì)，性能上卻沒有太大的損失，所以本課題將重點(diǎn)討論基于 DDS 的 MSK 調(diào)制器的工作原理。因此，由此 從理論上 論證了 MSK信號的相位是連續(xù)的。 MSK 調(diào)制的基本原理 假設(shè) MSK 的信號表達(dá)式為： ( ) c o s2c bS t t t???? ? ???? ? ?????? （ 6） 式中， ?? 是為了保證 bt ???時(shí)相位連續(xù)而加入的相 位常量。 為了得到連續(xù)的相位變化，這樣就改進(jìn)出了 MSK 調(diào)制。但數(shù)字基帶信號 不適合 用 于直接傳輸，例如，通過公共電話網(wǎng)絡(luò)傳輸數(shù)字信號時(shí)，由于電話網(wǎng)絡(luò)帶寬在 4KHz 以下，因此數(shù)字信號不能直接在上面?zhèn)鬏?。加法器的一個輸入端和寄存器輸出端相連，一個輸入端和頻率控制字輸入相連。如果每隔 K 個點(diǎn)輸出一個采樣值，則相位增量就是 K? ，合成的頻率 為： 2 ssKKffTN???? （ 5） 根據(jù)采樣定理， K的最高取值理論上應(yīng)該小于或等于 N的一半。 DDS 實(shí)現(xiàn)原理 DDS 基于查找表方法，將一個正弦波周期 的 N 個均勻采樣點(diǎn)存儲在存儲器中 ， 以均勻速率將這些采樣點(diǎn)輸送到 DAC， 即可得到一個頻譜純凈的單頻正弦波 ， 如果每隔 K 個采樣點(diǎn)輸出一個數(shù)據(jù) ，則會得到 K 倍頻的正弦波。 DDS 系統(tǒng)一個顯著的特點(diǎn)就是在數(shù)字處理器的控制下能夠精確而快速地處理頻率和相位。 MSK 是一種性能優(yōu)越的調(diào)制方式，這種調(diào)制方式包絡(luò)恒定，具有最小功率譜占用率和相位連續(xù)的特點(diǎn)，具有良好的頻譜特性，能在給定 的頻帶內(nèi)傳送很高的比特速率 ，這恰恰滿足了現(xiàn)代數(shù)字調(diào)制技術(shù)的要求。 它的實(shí)現(xiàn)將理論基礎(chǔ)和實(shí)際應(yīng)用緊密結(jié)合起來，因而成本低，可修改性強(qiáng)，實(shí)用范圍廣。 2） 雖然 VHDL 語言也提供了許多高層次的語言抽象，但是基于并行硬件系統(tǒng)的 VHDL 程序設(shè)計(jì)與基于微處理器的串行程序設(shè)計(jì)有很大的不同。本系統(tǒng)采用功能強(qiáng)大的硬件描述語言 VHDL（ Very High Speed Integrated Circuit Hardware Description Language）編寫程序，實(shí)現(xiàn)對 數(shù)字 信號的 MSK 調(diào)制 及顯示。 ③深入研究 MSK 調(diào)制器 的可編程門陣列 (FPGA)的設(shè)計(jì) 。 本課題的主要研究內(nèi)容與意義 本課題的研究內(nèi) 容 本課題 將完成以下的研究內(nèi)容：在系統(tǒng)地研究了 MATLAB/Simulink 中 DSP Builder 模塊庫在FPGA 設(shè)計(jì)中的應(yīng)用后，設(shè)計(jì)了一個 MSK 調(diào)制器，最后將此系統(tǒng)成功地應(yīng)用于 MSK 調(diào)制當(dāng)中，即給系統(tǒng)加上不同的晶振時(shí)鐘 后， 系統(tǒng)分頻后就會產(chǎn)生不同頻率的 M序列（數(shù)字基帶信號）， 通過 MSK調(diào)制器的調(diào)制之后 就可以在示波器上觀察到有 MSK 調(diào)制波形輸出。應(yīng)高速無線數(shù)據(jù)業(yè)務(wù)的需求， GPRS（ General Packet Radio Service，通用分組無線業(yè)務(wù)）是構(gòu)架在傳統(tǒng) GSM 網(wǎng)絡(luò)之上的一種標(biāo)準(zhǔn)化的分組交換數(shù)據(jù)業(yè)務(wù)，它可以提供高達(dá) 115kbit/s 速率的 分組數(shù)據(jù)業(yè)務(wù)，從而使得包括圖片、話音和視頻的多媒體業(yè)務(wù)在無線網(wǎng)絡(luò)中的傳輸成為現(xiàn)實(shí)。如果對 FSK信號做某種改進(jìn)，使其相位始終保持連續(xù)，于是就產(chǎn)生了 MSK信號。 FSK 調(diào)制解調(diào)器的使用范圍較廣，目前已經(jīng)不完全局限在有線網(wǎng)絡(luò)通信里。在電話線路上，使用 FSK 可以實(shí)現(xiàn)全雙工操作，通?？蛇_(dá)到 1200bps 的速率。 在 ASK 方式下，用載波的兩種不同幅度來表示二進(jìn)制的兩種狀態(tài)。 調(diào)制解調(diào)器是為數(shù)據(jù)通信的數(shù)字信號在具有有效帶寬的模擬信道上進(jìn)行遠(yuǎn)距離傳輸而設(shè)計(jì)的。有人設(shè)想，能不能利用芯片的這種分時(shí)復(fù)用特性，用較小規(guī)模的 FPGA 芯片來實(shí)現(xiàn)更大規(guī)模的數(shù)字時(shí)序系統(tǒng)。設(shè)計(jì)人員可以利用這些現(xiàn)成的 IP 庫資源，高效準(zhǔn)確的完成復(fù)雜片上的系統(tǒng)設(shè)計(jì)。因此，無論那個廠家、哪種類型的產(chǎn)品，都在瞄準(zhǔn)這個方向而努力。這種方法的主要要素是： ； （ VLIW）； 和編譯。 FPGA 有多種配置模式：并行主模式為一片 FPGA 加一片 EPROM 的方式；主從模式可以支持一片 PROM 編程多片 FPGA；串行模式可以采用串行 PROM 編 程 FPGA；外設(shè)模式可以將 FPGA 作黃禮紅： MSK 調(diào)制器的設(shè)計(jì)與實(shí)現(xiàn) 第 2 頁，共 25 頁 為微處理器的外設(shè)，由微處理器對其編程。 FPGA 的編程無須專用的 FPGA 編程器，只須用通用的 EPROM、 PROM 編程器即可。 FPGA 是由存放在片內(nèi) RAM 中的程序來設(shè)置其工作狀態(tài)的，因此，工作時(shí)需要對片內(nèi)的 RAM進(jìn)行編程。 3） FPGA 內(nèi)部有豐富的觸發(fā)器和 I／ O 引腳。它是作為專用集成電路（ ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn) [6][7]。為了減少人力資源和經(jīng)費(fèi)的浪費(fèi)，有必要在根據(jù)設(shè)計(jì)思想將系統(tǒng)設(shè)計(jì)出來之前，對該系統(tǒng)先進(jìn)行仿真分析 [4]。因此采用 FPGA 器件設(shè)計(jì)系統(tǒng)具有不可替代的優(yōu)勢。更吸引的是，采用 FPGA 器件可以將原來的電路板級產(chǎn)品集成為芯片級產(chǎn)品，從而降低了功耗，提高了可靠性，同時(shí)還可以很方便地對設(shè)計(jì)進(jìn)行在線修改。 digital modulation重慶文理學(xué)院本科生畢業(yè)論文 (設(shè)計(jì) ) 第 1 頁，共 25 頁 1 緒論 前言 現(xiàn)場可編程門陣列（ FPGA， Field Programmable Gate Array）的出現(xiàn)是超大規(guī)模集成電路（ VLSI）技術(shù)和計(jì)算機(jī)輔助設(shè)計(jì)（ CAD）技術(shù)發(fā)展的結(jié)果 [1]。另外，由于 FPGA核心板是本系統(tǒng)的核心部分，所以本文對 FPGA核心板的制作原理圖也做了詳細(xì)的說明。正是基于這種背 景 ，本課題將研究一種 MSK 調(diào)制器。學(xué)士學(xué)位論文 論文題目： MSK 調(diào)制器的設(shè)計(jì)與實(shí)現(xiàn) 重慶文理學(xué)院本科生畢業(yè)論文 (設(shè)計(jì) ) 目錄 Graduation Thesis of Chongqing University of Arts and Sciences The Design and Realization of Minimum Frequency Shift Keying Modulation System 目 錄 摘 要 ........................................................................................................................................... I Abstract ........................................................................................................................................II 1 緒論 ........................................................................................................................................ 1 前言 .............................................................................................................................. 1 國內(nèi)外研究現(xiàn)狀綜述 ...................................................................................................... 1 FPGA 研究現(xiàn)狀綜述 ............................................................................................. 1 MSK 調(diào)制解調(diào)研究現(xiàn)狀綜述 ................................................................................ 2 本課題的主要研究內(nèi)容與意義 ........................................................................................ 3 本課題的研究內(nèi)容 ................................................................................................ 3 研究本課題的意義 ................................................................................................ 3 2 研究所涉及的理論知識介紹 ..................................................................................................... 4 直接頻率合成技術(shù)（ DDS） ........................................................................................... 4 DDS 概述 ...................................