【正文】 中文摘要 I 摘 要 在組成通信系統(tǒng)的各個(gè)功能模塊中，調(diào)制解調(diào)模塊是其中很重要的信號(hào)變換環(huán)節(jié)。無(wú)論是研究調(diào)制模塊還是研究解調(diào)模塊，都將有非常重要的實(shí)際意義。 最小移頻鍵控（ MSK）調(diào)制的波形在時(shí)域內(nèi)具有恒定包絡(luò)結(jié)構(gòu) ,在頻域內(nèi)頻譜具有很小的旁瓣 ,主瓣寬度窄 ,帶外輻射小的優(yōu)點(diǎn)，并且在主瓣帶寬之外功率譜旁瓣的下降也更加迅速，從而克服了一般 FSK、 PSK、 QAM 等調(diào)制方式具有相位突變而影響已調(diào)信號(hào)高頻分量衰減的缺點(diǎn)。正是基于這種背 景 ，本課題將研究一種 MSK 調(diào)制器。 基于 FPGA器件設(shè)計(jì)系統(tǒng)，可以縮短系統(tǒng)的研制周期，減少資金投入，提高其可靠性，更重要的是可以提高系統(tǒng)的開(kāi)發(fā)效率。所以本 課題提出了一種基于 FPGA器件設(shè)計(jì) MSK 調(diào)制器的方法。本文 首先介紹了選題的內(nèi)容和意義、國(guó)內(nèi)外研究現(xiàn)狀分析，接著 闡述和分析了一個(gè)基于 DSP Builder的 MSK 調(diào)制系統(tǒng)的設(shè)計(jì)原理與設(shè)計(jì)方法，討論了系統(tǒng)在 DSP Builder 下的建模過(guò)程 及基于 DSP Builder 的仿真分析， 然后 討論了如何將 DSP Builder 下的 MDL 文件轉(zhuǎn)換成 VHDL 文件 ， 及 在 QuartusⅡ下進(jìn)行時(shí)序仿真，并下載至硬件進(jìn)行測(cè)試 ，最后對(duì)整個(gè)設(shè)計(jì)進(jìn)行了總結(jié)，并指出了對(duì)未來(lái)工作的展望。另外，由于 FPGA核心板是本系統(tǒng)的核心部分，所以本文對(duì) FPGA核心板的制作原理圖也做了詳細(xì)的說(shuō)明。 關(guān)鍵詞 ： 直接頻率合成 ； 最小移頻鍵控 ； 現(xiàn)場(chǎng)可編程門(mén)陣列 ； 數(shù)字調(diào)制 重慶文理學(xué)院本科生畢業(yè)論文 (設(shè)計(jì) ) 英文 摘要 II Abstract In the munications system which is posed of various functional modules, the modem module is a very important signal to transform links. Whether to study modules on modulation or on demodulator modules, will have a very important practical significance. Minimum frequency shift keying (MSK) modulation wave has a constant envelope in the area, and in the frequency spectrum there is a very small side lobe, a narrow width of the main valve, small radiation, and the main valve outside the bandwidth side lobe of the power spectrum also decreased more rapidly, thereby overing the general FSK, PSK, QAM modulation, such as a phase mutation has been affected by high frequency ponents for signal attenuation shortings. It is precisely because of this background, this issue will be on a MSK modulator. A system which is designed on FPGA devices, can shorten the development cycle and reduce capital investment and enhance its reliability is more important to improve the efficiency of system development. Therefore, this issue presents a MSK modulation methods which is designed based on FPGA devices. Firstly this paper introduced the choice of content and significance, and domestic and international study of the status quo, and then analyzed the principles and design methods of a MSK modulation systems which is designed based on the DSP Builder, and discussed the process of modeling the system in the DSP Builder and the simulation analysis of the system based on DSP Builder, and then discussed how DSP Builder will be under the MDL into VHDL paper documents, and how to conduct timing simulation in QuartusⅡ , and how to download to hardware testing, finally, this paper summed the design of the entire, and pointed to the future Work prospects. In addition, because FPGA core board is the core of the system, so this paper also did a detailed explanation on how to plate FPGA core principle of the production. Key words: DDS。 MSK。 FPGA。 digital modulation重慶文理學(xué)院本科生畢業(yè)論文 (設(shè)計(jì) ) 第 1 頁(yè)，共 25 頁(yè) 1 緒論 前言 現(xiàn)場(chǎng)可編程門(mén)陣列（ FPGA， Field Programmable Gate Array）的出現(xiàn)是超大規(guī)模集成電路（ VLSI）技術(shù)和計(jì)算機(jī)輔助設(shè)計(jì)（ CAD）技術(shù)發(fā)展的結(jié)果 [1]。 FPGA 器件含有成度高、體積 小，具有通過(guò)用戶編程實(shí)現(xiàn)專門(mén)應(yīng)用的功能。它允許電路設(shè)計(jì)者利用基于計(jì)算機(jī)的開(kāi)發(fā)平臺(tái)，經(jīng)過(guò)設(shè)計(jì)輸入、仿真、測(cè)試和校驗(yàn)，直到達(dá)預(yù)期的結(jié)果。使用 FPGA 器件可以大大縮短系統(tǒng)的研制周期，減少資金投入。更吸引的是，采用 FPGA 器件可以將原來(lái)的電路板級(jí)產(chǎn)品集成為芯片級(jí)產(chǎn)品，從而降低了功耗，提高了可靠性，同時(shí)還可以很方便地對(duì)設(shè)計(jì)進(jìn)行在線修改。 FPGA 器件成為研制開(kāi)發(fā)的理想器件，特別適合于產(chǎn)品的樣機(jī)開(kāi)發(fā)和小批量生產(chǎn)，因此有時(shí)人們也把 FPGA 稱為可編程的 ASIC[2]。 近年來(lái)， FPGA 市場(chǎng)發(fā)展十分迅速，各大 FPGA 廠商不斷采用新技術(shù)來(lái)提高 FPGA 器件的容量，增強(qiáng)軟件的性能。如今， FPGA 器件廣泛用于通信、自動(dòng)控制、信息處理等諸多領(lǐng)域，越來(lái)越多的電子設(shè)計(jì)人員在使用 FPGA。因此采用 FPGA 器件設(shè)計(jì)系統(tǒng)具有不可替代的優(yōu)勢(shì)。 最小移頻鍵控（ MSK） 具有連續(xù)的相位，其功率譜緊湊，且頻譜滾降快，帶外抑制較高，抗干擾能力好，因此在軍用民用通信領(lǐng)域里應(yīng)用廣泛 [3]。目前，小型化、模塊化和通用化已成為通信產(chǎn)品的發(fā)展趨勢(shì)。 對(duì)于一個(gè)通信系統(tǒng)的設(shè)計(jì)，不可避免地會(huì)涉及到分析通信系統(tǒng)的有效性和可靠性等一系列問(wèn)題。為了減少人力資源和經(jīng)費(fèi)的浪費(fèi)，有必要在根據(jù)設(shè)計(jì)思想將系統(tǒng)設(shè)計(jì)出來(lái)之前，對(duì)該系統(tǒng)先進(jìn)行仿真分析 [4]。 采用 FPGA 以全數(shù)字化方法實(shí)現(xiàn)通信系統(tǒng)中的關(guān)鍵模塊是一種切實(shí)有效的方法。 Altera 公司推出的 DSP Builder 將系統(tǒng)仿真和數(shù)字開(kāi)發(fā)結(jié)合起來(lái)，大大提高了系統(tǒng) 開(kāi)發(fā)效率 [5]。 國(guó)內(nèi)外研究現(xiàn)狀綜述 FPGA 研究現(xiàn)狀綜述 FPGA 是英文 Field－ Programmable Gate Array 的縮寫(xiě)，即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在 PAL、 GAL、EPLD 等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn) [6][7]。 FPGA 采用了邏輯單元陣列 LCA（ Logic Cell Array）這樣一個(gè)新概念，內(nèi)部包括可配置邏輯模塊 CLB（ Configurable Logic Block）、輸出輸入模塊 IOB（ Input Output Block）和內(nèi)部連線（ Interconnect）三個(gè)部分。 FPGA 的基本特點(diǎn)主要有 [8]： 1）采用 FPGA 設(shè)計(jì) ASIC 電路，用戶不需要投片生產(chǎn)，就能得到合用的芯片。 2） FPGA 可做其它全定制或半定制 ASIC 電路的中試樣片 。 3） FPGA 內(nèi)部有豐富的觸發(fā)器和 I／ O 引腳。 4） FPGA 是 ASIC 電路中設(shè)計(jì)周期最短、開(kāi)發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的器件之一。 5) FPGA 采用高速 CHMOS 工藝，功耗低，可以與 CMOS、 TTL 電平兼容。 可以說(shuō)， FPGA 芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。 FPGA 是由存放在片內(nèi) RAM 中的程序來(lái)設(shè)置其工作狀態(tài)的，因此，工作時(shí)需要對(duì)片內(nèi)的 RAM進(jìn)行編程。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。 加電時(shí)， FPGA 芯片將 EPROM 中 數(shù)據(jù)讀入片內(nèi)編程 RAM 中，配置完成后， FPGA 進(jìn)入工作狀態(tài)。掉電后， FPGA 恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此， FPGA 能夠反復(fù)使用。 FPGA 的編程無(wú)須專用的 FPGA 編程器，只須用通用的 EPROM、 PROM 編程器即可。當(dāng)需要修改 FPGA 功能時(shí)，只需換一片 EPROM 即可。這樣，同一片 FPGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。因此， FPGA 的使用非常靈活。 FPGA 有多種配置模式：并行主模式為一片 FPGA 加一片 EPROM 的方式；主從模式可以支持一片 PROM 編程多片 FPGA；串行模式可以采用串行 PROM 編 程 FPGA；外設(shè)模式可以將 FPGA 作黃禮紅： MSK 調(diào)制器的設(shè)計(jì)與實(shí)現(xiàn) 第 2 頁(yè)，共 25 頁(yè) 為微處理器的外設(shè)，由微處理器對(duì)其編程。 最近 FPGA 的配置方式已經(jīng)多元化 。 國(guó)際現(xiàn)場(chǎng)可編程邏輯器件的主流廠家有 Xilinx、 Altera 和 Actel，雖然他們有各自的新技術(shù)以及產(chǎn)品發(fā)展特點(diǎn)，但近年來(lái)以 FPGA 為代表的數(shù)字系統(tǒng)現(xiàn)場(chǎng)集成技術(shù)發(fā)展的一些新動(dòng)向，歸納起來(lái)有以下幾點(diǎn) [9]： 1） 深亞微米技術(shù)的發(fā)展正在推動(dòng)了片上系統(tǒng)（ SOPC）的發(fā)展。 新的 SOPC 世界要求一種著重于快速投放市場(chǎng)的， 具有可重構(gòu)性、高效自動(dòng)化的設(shè)計(jì)方法。這種方法的主要要素是： ； （ VLIW）； 和編譯。 2） 芯片朝著高密度、低壓、低功耗的方向挺進(jìn)。 采用深亞微米的半導(dǎo)體工藝后，器件在性能提高的同時(shí)，價(jià)格也在逐步降低。由于便攜式應(yīng)用產(chǎn)品的發(fā)展，對(duì)現(xiàn)場(chǎng)可編程器件的低壓、低功耗的要求日益迫切。因此，無(wú)論那個(gè)廠家、哪種類型的產(chǎn)品，都在瞄準(zhǔn)這個(gè)方向而努力。 3） IP 庫(kù)的發(fā)展及其作用。 為了更好的滿足設(shè)計(jì)人員的需要，擴(kuò)大市場(chǎng)，各大現(xiàn)場(chǎng)可編程邏輯器件的廠商都在不斷的擴(kuò)充其知識(shí)產(chǎn)權(quán)（ IP）核心庫(kù)。這些核心庫(kù)都是預(yù)定義的、經(jīng)過(guò)測(cè)試和驗(yàn)證的、優(yōu)化的、可保證正確的功能。設(shè)計(jì)人員可以利用這些現(xiàn)成的 IP 庫(kù)資源，高效準(zhǔn)確的完成復(fù)雜片上的系統(tǒng)設(shè)計(jì)。典型的 IP核心庫(kù)有 Xilinx 公司提供的 LogiCORE 和 AllianceCORE。 4） FPGA 動(dòng)態(tài)可重構(gòu)技術(shù)意義深遠(yuǎn)。 隨著數(shù)字邏輯系統(tǒng)功能復(fù)雜化的需求，單片系統(tǒng)的芯片正朝著超大規(guī)模、高密度的方向發(fā)展。有人設(shè)想，能不能利用芯片的這種分時(shí)復(fù)用特性，用較小規(guī)模的 FPGA 芯片來(lái)實(shí)現(xiàn)更大規(guī)模的數(shù)字時(shí)序系統(tǒng)。但是，要實(shí)現(xiàn)高速的動(dòng)態(tài)重構(gòu)，要求芯片功能的重新配置時(shí)間縮短 到納秒量級(jí)，這就需要對(duì) FPGA 的結(jié)構(gòu)進(jìn)行革新?？梢灶A(yù)見(jiàn)，一旦實(shí)現(xiàn)了 FPGA 的動(dòng)態(tài)重構(gòu)，則將引發(fā)數(shù)字系統(tǒng)的設(shè)計(jì)的思想的巨大轉(zhuǎn)變。 MSK 調(diào)制解調(diào)研究現(xiàn)狀綜述 實(shí)現(xiàn)數(shù)字信號(hào)與模擬信號(hào)互換的設(shè)備稱作調(diào)制解調(diào)器 (Modem)。 調(diào)制解調(diào)器是為數(shù)據(jù)通信的數(shù)字信號(hào)在具有有效帶寬的模擬信道上進(jìn)行遠(yuǎn)距離傳輸而設(shè)計(jì)的。調(diào)制是將數(shù)字信號(hào)與音頻載波組合，產(chǎn)生適合于電話線上傳輸?shù)囊纛l信號(hào)（模擬信號(hào)），解調(diào)是從音頻信號(hào)中恢復(fù)出數(shù)字信號(hào)。 模擬信號(hào)傳輸?shù)幕A(chǔ)是載波，載波具有三大要素：幅度、頻率和相位，數(shù)字?jǐn)?shù)據(jù)可以針對(duì)載波的不 同要素或它們的組合進(jìn)行調(diào)制。數(shù)字調(diào)制有三種基本形式：移幅鍵控法 ASK、移頻鍵控法 FSK、移相鍵控法PSK[10]。 在 ASK 方式下，用載波的兩種不同幅度來(lái)表示二進(jìn)制的兩種狀態(tài)。 ASK 方式容易受增益變化的影響，是一種低效的調(diào)制技術(shù)。在電話線