【正文】 全數(shù)字法 QDPSK 調(diào)制器：這種調(diào)制器可采用 5萬(wàn)門 CPLD/FPGA 和 D/A轉(zhuǎn)換來(lái)實(shí)現(xiàn)。 圖 QDPSK 相位選擇法 調(diào)制原理框圖 用相位選擇法產(chǎn)生 QDPSK 信號(hào) 調(diào)制原理 框圖如圖 所示。按照串 /并變換器 輸出的雙比特碼元的不同，邏四相載波 發(fā) 生 器 邏輯選 相電路 串 /并變換 差分編碼 帶 通 濾波器 12 輯選相電路輸出相應(yīng)相位的載波，例如雙比特碼元 ab 為 11時(shí)，輸出相位為 45176。的載波等。 圖 QPSK 解調(diào)原理框圖 通過(guò) QPSK 調(diào)制原理 框圖 已知 QPSK 具有固定的參考相位，它是以四進(jìn)制碼元本身的相位值來(lái)表示信息的。由于 QDPSK 傳輸信息的特有方式，使得解調(diào)時(shí)不存在相位模糊問(wèn)題，這是因?yàn)椴徽撎崛〉妮d波取什么起始相位，對(duì)相鄰兩個(gè)四進(jìn)制碼元來(lái)說(shuō)都是相等的，那么相鄰兩個(gè)四進(jìn)制碼元的相位差肯定與起始相位無(wú)關(guān)，也就不存在由于相干解調(diào)載波起始相位不同而引起的相位模糊問(wèn)題，所以，在使用中都采用相對(duì)的四相調(diào)制。 QDPSK 解調(diào)原理同 QPSK 是一樣的，僅需要在 QPSK 解調(diào)器的并 /串轉(zhuǎn)換器之前加接一個(gè)差分譯碼器使相對(duì)碼變?yōu)榻^對(duì)碼，便形成了 QDPSK 解調(diào)器 ， QDPSK解調(diào)原理框圖如 圖 所示。 14 圖 QDPSK 信號(hào)的差分相干解調(diào) 方框圖 圖 所示 QDPSK 信號(hào)的差分相干解調(diào)法是利用延遲電路將前一時(shí)刻的碼元信號(hào)延遲一個(gè)碼元周期后，分別相移 ， ， 作為上、下支路的相干載波。但其對(duì)延遲精度要求比較高，其中 是雙比特碼元寬度 。 解調(diào)器中上、下兩個(gè)支路的兩個(gè)相干載波分別為 和 。這里，抽樣判決器按極性判決，抽樣值為正，判為 “1”，抽樣值為負(fù)，判為 “0”。一般不同的設(shè)計(jì)項(xiàng)目最好放在相應(yīng)的文件夾中。 輸入設(shè) 計(jì)項(xiàng)目和存盤 由于本次設(shè)計(jì)都是用原理圖輸入法設(shè)計(jì)的，所以打開(kāi) MAX+plusII，選菜單 File→ New，彈出一個(gè)對(duì)話框。在出現(xiàn)的窗口調(diào)出所需的器件并連接。原理圖輸入設(shè)計(jì)方法中，保存的原理圖文件名字可以是任意的。首先選擇菜單 File→ Project→ Set Project to Current File,當(dāng)前的設(shè)計(jì)工程（ VHDL 文本文件或者原理圖文件等）即被指定。設(shè)定后可以看到 MAX+plusII 主窗口左上方的工程項(xiàng)目路徑指向?yàn)椋?D:\sheji\xx。 在設(shè)定工程文件后，應(yīng)該選擇用于編程的目標(biāo)新片，以便能在編譯后得到有針對(duì)性的時(shí)序仿真文件。選擇器件 在本實(shí) 驗(yàn)中選擇 MAX7000s ，為了選擇器件， EPM7128sLC8415 不要選中此欄下方的 ” Show only Fastest Speed 18 Grades” 選項(xiàng)，以便顯示出所有速度級(jí)別的器件。具體 器件選擇窗口圖 如圖 示： 圖 器件選擇窗口圖 完成器件選擇后就可以對(duì)文件進(jìn)行前仿真了。 ① 建立波形 選擇菜單 ” File→ New” ，再選擇“ NEW”對(duì)話框中的“ WAVEFORM EDITER FILE”項(xiàng)，打開(kāi)波形編輯窗口之后彈出仿真波形編輯窗口。 ③ 設(shè)置波形參量 19 在為編輯窗口輸入信號(hào)設(shè)定必要的測(cè)試電平前 ,需要設(shè)定相關(guān)的仿真參數(shù) .在 ” Option” 菜單中消去網(wǎng)格對(duì)齊項(xiàng) ” Snap to Grid” 左側(cè)的對(duì)勾“√” ,以便能夠任意設(shè)定輸入電平 ,或設(shè)置輸入時(shí)鐘信號(hào)的周期 . 然后設(shè)定仿真時(shí)間長(zhǎng)度。 ④ 為輸入信號(hào)加上激勵(lì)電平并存盤 按照設(shè)計(jì)的要求給 每個(gè)輸入信號(hào)設(shè)置它們相應(yīng)的信號(hào)后，然后保存到工程文件夾中。 QDPSK 調(diào)制解調(diào)的總體結(jié)構(gòu)圖 QDPSK 調(diào)制 解調(diào) 的結(jié)構(gòu)圖是用原理圖輸入法完成，其調(diào)制與解調(diào) 結(jié)構(gòu) 圖如圖 所示其中 4dpsk 模塊為調(diào)制部分， 二選一數(shù)據(jù)選擇器 、 雙比特差分譯碼器 、并 \串變換器，構(gòu)成了解調(diào)部分。以及一個(gè)起到選相作用的 74153。其中二選一模塊在庫(kù)中可調(diào)出，不在贅述，著重講解 雙比特差分譯碼器、 并 \串變換器的構(gòu)成。 圖 調(diào)制解調(diào) 的 總體仿真 結(jié)果圖 25 第 4章 QDPSK 調(diào)制解調(diào)器的下載及驗(yàn)證 引腳鎖定 選擇“ MAX+PLUSII”菜單中的“ Complier”選項(xiàng)，在“ Assign”中選“ Pin/Location/Chip”選項(xiàng)，在窗口的“ Node Name”中輸入引腳名，這時(shí)會(huì)出現(xiàn)引腳的性質(zhì)，此時(shí)在“ Pin”中選擇引腳號(hào)， 1 或 2 等，再單擊“ Add”按鈕，此引腳即被鎖定。引腳鎖定見(jiàn)表 41 表 41 引腳鎖定表 clk chip=qq。output Pin=11 dnrz chip=qq。再將外部電路與系統(tǒng)相連接，接好電源，進(jìn)行下載。 圖 41 編程下載界面圖 QDPSK 調(diào)制解調(diào)器的驗(yàn)證 QDPSK 調(diào)制解調(diào) 器下載后 按照管腳圖連接線路，連接完后檢查無(wú)誤后接通電源，然后將調(diào)制輸出和解調(diào)輸出連接到雙蹤示波器上觀察輸出波形，得到輸入波形和解調(diào)輸出波形相同。 26 結(jié) 論 本文設(shè)計(jì)的 QDPSK 調(diào)制解調(diào)器是通過(guò)原理圖輸入法 ,采用大規(guī)模 可編程邏輯器件 CPLD 和施密特觸發(fā)器相配合達(dá)到對(duì) QDPSK 信號(hào)的 調(diào)制與 解調(diào) . 解調(diào)的過(guò)程是對(duì)已調(diào) QDPSK 信號(hào)通過(guò)施密特觸發(fā)器及電平轉(zhuǎn)換 ,使之變?yōu)槎档臄?shù)字邏輯信號(hào) ,再通過(guò) CPLD 器件解調(diào)出 輸入 信號(hào) ,得到原來(lái)的二進(jìn)制數(shù)字信息 。 27 致 謝 這次計(jì)算機(jī)系列課程設(shè)計(jì)能夠順利圓滿的完成是由于系領(lǐng)導(dǎo)的高度重視，通信教研室老師的精心準(zhǔn)備。 相信這次的 課程設(shè)計(jì) 過(guò)程會(huì)對(duì)我今后的學(xué)習(xí)和工作有非常大的幫助 28 參考文獻(xiàn) [1] 張輝、曹麗娜 ,現(xiàn)代通信原理與技術(shù) .西安：西安電子科技大學(xué)出版社， 2020 [2] 樊昌信、徐炳祥、吳成柯，通信原理（第五版） .北京：國(guó)防工業(yè)出版社， 2020 [3] 曹志剛、錢亞生，現(xiàn)代通信原理 .北京：清華大學(xué)出版社， 1992 [4]宮錦文，通信原理實(shí)驗(yàn)指導(dǎo)書(shū) .西安：電子工業(yè)出版社， 2020 [5] [美 ] Theodre ， 蔡濤、李旭、杜振民翻譯；宋俊德審校， 無(wú)線通信原理及應(yīng)用 .西安：西安電子科技大學(xué)出版社， 2020 [6] 羅衛(wèi)兵、孫樺、張捷， SystemView 動(dòng)態(tài)系統(tǒng)分析及通信系統(tǒng)仿真設(shè)計(jì) .西安：西安電子科技大學(xué)出版社， 2020 [7] 孫屹、戴妍峰， SystemView 通信仿真開(kāi)發(fā)手冊(cè) .北京：國(guó)防工業(yè)出版社， 2020 [8] 青松、程岱松、武建華，數(shù)字通信系統(tǒng)的 SystemView仿真與分析 .北京： 北京航空航天大學(xué)出版社， 2020