【正文】 變化的情況下，若在初態(tài) Q=0期間出現(xiàn)過 J=1(K任意 )信號，則Q*=1；若在初態(tài) Q=1期間出現(xiàn)過K=1(J任意 )信號，則 Q*=0。 邊沿觸發(fā)器主要有： 邊沿觸發(fā)器即利用 CLK邊沿觸發(fā)的觸發(fā)器，也就是觸發(fā)器的次態(tài)僅取決于 CLK信號的上升沿 或下降沿 到達時刻輸入信號的狀態(tài)。而在此之前和之后輸入狀態(tài)的變化對觸發(fā)器的次態(tài)沒有影響。 ⒈ 原理框圖 主觸發(fā)器 從觸發(fā)器 一、用兩個電平觸發(fā) D觸發(fā)器組成的邊沿觸發(fā)器 2. 工作原理 ① CLK=0時， CLK1=1，因而 FF1的輸出 Q1跟隨輸入 D的狀態(tài)變化，即 Q1=D。 0 1 0 1 0 1 ② CLK由低變高時， CLK1=0，于是 Q1保持為 CLK上升沿到達前瞬間輸入端 D的狀態(tài)，此后不再跟隨 D的狀態(tài)而改變。 3. CMOS邊沿觸發(fā) D觸發(fā)器電路結(jié)構(gòu) 形式上也是一種主從結(jié)構(gòu)，由 CMOS非門和傳輸門組成基本觸發(fā)器，具有與典型的主從結(jié)構(gòu)觸發(fā)器 (主從SR觸發(fā)器、主從 JK觸發(fā)器 )完全不同的動作特點。 CLK＝ 0 時傳輸門TG TG4導通。 ② Q39。→Q1=D為接收信號作準備，但因主觸發(fā)器未形成反饋連接，不能自行保持，因此 Q1跟隨 D端的狀態(tài)變化。維持原態(tài)不變，但與主觸發(fā)器無聯(lián)系。=1 CLK＝ ↑ 及 CLK＝ 1時 C＝ 0、 C39。 ②由于門 G1的輸入電容存儲效應(yīng)， G1輸入端的電壓不會立即消失，故 Q1把 TG1被切斷前的狀態(tài)保存下來。 輸出狀態(tài)轉(zhuǎn)換發(fā)生在 CLK上升沿，而且觸發(fā)器所保存下來的狀態(tài)僅僅取決于 CLK上升沿到達時的輸入狀態(tài)，而與以前和以后 D端的狀態(tài)無關(guān)。因輸入信號是以單端 D給出的，所以也叫做 D觸發(fā)器 。在特性表中，則用 CLK一欄里的“ ↑”表示邊沿觸發(fā)方式，而且是上升沿觸發(fā)。 ) CLK D Q Q* Q ↑ 0 0 0 ↑ 0 1 0 ↑ 1 0 1 ↑ 1 1 1 (1)在互補 CLK作用下，使主、從觸發(fā)器一通一止， 無空翻?；Q，可實現(xiàn) 下降沿 觸發(fā)。非門須改成或非門。 CLK上升沿觸發(fā) 集成邊沿 JK觸發(fā)器特性表 CLK J K Q Q* Q ↓ 0 0 0 0 ↓ 0 0 1 1 ↓ 1 0 0 1 ↓ 1 0 1 1 ↓ 0 1 0 0 ↓ 0 1 1 0 ↓ 1 1 0 1 ↓ 1 1 1 0 集成邊沿 JK觸發(fā)器 ① 74LS112為 CLK下降沿觸發(fā) ， 且其異步輸入端R39。D為低電平有效 。 注意 邊沿觸發(fā)器的共同動作特點 ? 觸發(fā)器的次態(tài)僅取決于 CLK信號的 上升沿或下降沿到達時輸入端的邏輯狀態(tài)。 ? 這個特點有效的提高了觸發(fā)器的抗干擾能力，提高了電路的工作可靠性。設(shè)初態(tài) Q=0。 觸發(fā)器的邏輯功能及其描述方法 按照觸發(fā)器邏輯功能的不同特點，通常將時鐘控制的觸發(fā)器分為 SR觸發(fā)器、 JK觸發(fā)器、 T觸發(fā)器和 D觸發(fā)器等幾種類型。 概述 定義：凡在 時鐘信號 作用下邏輯功能符合下表所規(guī)定的邏輯功能者，無論觸發(fā)方式如何，均稱為 SR觸發(fā)器。 SR觸發(fā)器 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 不定 1 1 1 不定 QSR *Q SR鎖存器因沒有 時鐘控制信號 ，故不屬于 SR觸發(fā)器。 RQ S 00 01 11 10 0 1 0 1 0 0 1 1 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 ? 1 0 不定 1 1 1 不定 QSR *Q 狀態(tài)轉(zhuǎn)換圖 狀態(tài)轉(zhuǎn)換圖可以形象地表示 SR觸發(fā)器的邏輯功能。 (三要素 ) 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 ? 1 0 不定 1 1 1 不定 QSR *Q 因此在描述觸發(fā)器的邏輯功能時就有了特性表、特性方程和狀態(tài)轉(zhuǎn)換圖三種方法。 主從 JK觸發(fā)器、維持阻塞 JK觸發(fā)器都屬于 JK觸發(fā)器。 39。 ? 特性方程為 T觸發(fā)器特性表 0 1 1 1 0 1 1 1 0 0 0 0 Q* Q CLK T T 觸發(fā)器 T觸發(fā)器的狀態(tài)轉(zhuǎn)換圖 事實上，只要將 JK觸發(fā)器兩個輸入端連在一起作為 T端，就可以構(gòu)成 T觸發(fā)器。 時序圖 T39。 T39。 T39。 翻轉(zhuǎn) 時序圖 狀態(tài)圖 D Q Q* 0 0 0 0 1 0 1 0 1 1 1 1 凡在 時鐘信號 作用下邏輯功能符合下表所規(guī)定的邏輯功能者，為 D觸發(fā)器。 特性方程為 D觸發(fā)器特性表 D觸發(fā)器 狀態(tài)轉(zhuǎn)換圖 ? 觸發(fā)器的 邏輯功能 和 電路結(jié)構(gòu)形式 是不同的兩個概念。 ? 這種邏輯關(guān)系可以用特性表、特性方程或狀態(tài)轉(zhuǎn)換圖給出。 由于電路結(jié)構(gòu)形式的不同，它們有不同的動作特點。如 D觸發(fā)器，可以用 脈沖觸發(fā) 的主從 JK觸發(fā)器實現(xiàn)，也可以用 電平觸發(fā) 的 SR觸發(fā)器來實現(xiàn)。如脈沖觸發(fā)的觸發(fā)器可以實現(xiàn) JK觸發(fā)器，也可以實現(xiàn) D觸發(fā)器。 將 JK、 SR、 T三種觸發(fā)器的特性表比較一下，可以看出 : 因此，目前生產(chǎn)的時鐘控制觸發(fā)器定型產(chǎn)品只有 JK觸發(fā)器和 D觸發(fā)器這兩大類。 將 JK觸發(fā)器用作 SR觸發(fā)器 將 JK觸發(fā)器用作 T觸發(fā)器 附： 不同類型觸發(fā)器之間的轉(zhuǎn)換 （ 1） 寫出已有觸發(fā)器和待求觸發(fā)器的特性方程 。 （ 3） 比較已有和待求觸發(fā)器的特性方程 ， 根據(jù)兩個方程相等的原則求出轉(zhuǎn)換邏輯 。 轉(zhuǎn)換步驟： 利用令已有觸發(fā)器和待求觸發(fā)器的特性方程相等的原則，求出轉(zhuǎn)換邏輯。觸發(fā)器 JK觸發(fā)器 →D觸發(fā)器 * 39。Q J Q K Q??* ( 39。 ( 39。Q D D Q QD Q D Q? ? ???比較可得： 39。 39。 39。觸發(fā)器的特性方程： * 39。 1Q Q Q Q?? ? ? ? ?JK觸發(fā)器 →T39。 39。觸發(fā)器 比較可得： 39。D J Q K Q??JK觸發(fā)器的特性方程： D觸發(fā)器的特性方程： *QD?* 39。Q J Q K Q??D觸發(fā)器 →JK觸發(fā)器 電路圖 D觸發(fā)器 →T觸發(fā)器 比較可得： 39。D T Q T Q T Q? ? ? ?T觸發(fā)器的特性方程： D觸發(fā)器的特性方程： *QD?* 39。Q T Q T Q??電路圖 D觸發(fā)器 →T39。DQ?比較可得： T39。?電路圖 妙題欣賞： 例：試畫出 JK觸發(fā)器轉(zhuǎn)換成 AB觸發(fā)器的邏輯圖。要求寫出設(shè)計過程。 0 0 Q* B A 解： AB觸發(fā)器的功能表轉(zhuǎn)換成卡諾圖。化簡卡諾圖，得 AB觸發(fā)器的特性方程： * ( )Q A Q A B Q A B Q A Q A B Q? ? ? ? ? ?? ? ? ? ? ? AB觸發(fā)器的特性方程同 JK觸發(fā)器的特性方程相比較： *Q J Q K Q????得 JK觸發(fā)器的驅(qū)動方程為 (即 J與 K的表達式 )： 所以轉(zhuǎn)換電路如圖所示。JA?K=A⊙ B 觸發(fā)器的邏輯功能可以用特性表、卡諾圖、特性方程、狀態(tài)圖和波形圖等 5種方式來描述。 本節(jié)小結(jié) 觸發(fā)器是數(shù)字電路的極其重要的基本單元。因此，觸發(fā)器可以作為二進制存儲單元使用。Q， 其約束條件為： SR＝ 0 JK觸發(fā)器： Q*=JQ39。Q D觸發(fā)器： Q*=D T觸發(fā)器： Q*=TQ39。Q T39。 同一種功能的觸發(fā)器，可以用不同的電路結(jié)構(gòu)形式來實現(xiàn)；反過來，同一種電路結(jié)構(gòu)形式，可以構(gòu)成具有不同功能的各種類型觸發(fā)器