freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

fsk調(diào)制解調(diào)系統(tǒng)的建模與仿真設(shè)計(jì)-閱讀頁(yè)

2025-07-14 19:14本頁(yè)面
  

【正文】 率fclk:f=1:11,那么表示每11個(gè)CLK時(shí)鐘周期發(fā)送一個(gè)FSK調(diào)制信號(hào),即當(dāng)q從0遞增到10時(shí),一個(gè)調(diào)制信號(hào)傳輸結(jié)束。由于上升沿的個(gè)數(shù)就相當(dāng)于FSK信號(hào)過(guò)零點(diǎn)的個(gè)數(shù),那么計(jì)數(shù)器的主要功能就是在調(diào)制信號(hào)的一個(gè)周期內(nèi),對(duì)信號(hào)X的上升沿進(jìn)行計(jì)數(shù)3. 判決器D判決器的作用圭要是在調(diào)制信號(hào)的一個(gè)周期內(nèi),對(duì)計(jì)數(shù)器m的值進(jìn)行判決。如f1:fclk=5:1,f2:fclk=2:1則判決門(mén)限值工可以選擇.x=5也可以選擇x=2。判決器的門(mén)限也可以選3或者4,選3或者4的好處是使得解調(diào)器有一定的容錯(cuò)能力,能更好的解調(diào)出基帶信號(hào)。 一if語(yǔ)句通過(guò)對(duì)m大小,來(lái)判決y輸出的電平else y=’l’。 一計(jì)xx信號(hào)的脈沖個(gè)數(shù)end if;end process;end fun。use 。use 。 系統(tǒng)時(shí)鐘 start :in std_logic。 基帶信號(hào) y :out std_logic)。architecture behav of PL_FSK issignal q1:integer range 0 to 11。 載波信號(hào)f2的分頻計(jì)數(shù)器signal f1,f2:std_logic。event and clk=39。 then if start=39。 then q1=0。139。 改變q1后面的數(shù)字可以改變,載波f1的占空比 elsif q1=11 then f1=39。q1=0。039。 end if。end process。event and clk=39。 then if start=39。 then q2=0。139。 改變q2后面的數(shù)字可以改變,載波f2的占空比 elsif q2=1 then f2=39。q2=0。039。 end if。end process。event and clk=39。 then if x=39。 then y=f1。 當(dāng)輸入的基帶信號(hào)x=‘1’時(shí),輸出的調(diào)制信號(hào)y為f2 end if。end process。其波形仿真圖如圖41所示。(a) FSK調(diào)制VHDL程序仿真全圖(b) FSK調(diào)制VHDL程序仿真局部放大圖圖41 FSK調(diào)制VHDL程序仿真圖注:a. 載波ff2分別是通過(guò)對(duì)clk的12分頻和2分頻得到的。,滯后于系統(tǒng)時(shí)鐘2個(gè)clk。use 。use 。 系統(tǒng)時(shí)鐘 start :in std_logic。 調(diào)制信號(hào) y :out std_logic)。architecture behav of PL_FSK2 issignal q:integer range 0 to 11。 寄存器 signal m:integer range 0 to 5。event and clk=39。 then xx=x。039。 if語(yǔ)句完成Q的循環(huán)計(jì)數(shù) elsif q=11 then q=0。 end if。end process。 m計(jì)數(shù)器清零elsif q=10 then if m=3 then y=39。 if語(yǔ)句通過(guò)對(duì)m大小,來(lái)判決y輸出的電平 else y=39。 end if。event and xx=39。then m=m+1。end process。其波形仿真圖如圖42所示。(a) FSK解調(diào)VHDL程序仿真全圖(b)FSK解調(diào)VHDL程序仿真局部放大圖圖42 FSK解調(diào)VHDL程序仿真圖及注釋VHDL建模符號(hào) 結(jié)  論文中通過(guò)對(duì)FSK調(diào)制信號(hào)原理的研究,根據(jù)過(guò)零檢測(cè)法設(shè)計(jì)了一種FSK數(shù)字解調(diào)器,實(shí)現(xiàn)了對(duì)FSK數(shù)字調(diào)制信號(hào)的解調(diào),達(dá)到了設(shè)計(jì)的目的。它韻可編程特性帶來(lái)了電路設(shè)計(jì)的靈活性,縮短了產(chǎn)品的上市時(shí)間。剛開(kāi)始,我們頭緒不是很清楚,不知道從哪里入手,但是通過(guò)對(duì)資料的查閱和同學(xué)間的討論,有了思緒。經(jīng)歷了一次次的困惑,卻積累了一定的知識(shí)。第三,相關(guān)知識(shí)掌握不夠全面,缺少系統(tǒng)設(shè)計(jì)和仿真的經(jīng)驗(yàn)。同時(shí),學(xué)會(huì)了高效率的查閱資料、運(yùn)用工具書(shū)、利用網(wǎng)絡(luò)查找資料。偶而還會(huì)遇到錯(cuò)誤的資料現(xiàn)象,這就要求我們應(yīng)更加注重實(shí)踐環(huán)節(jié)。是狼就要練好牙,是羊就要練好腿。不奮斗就是每天都很容易,可一年一年越來(lái)越難。拼一個(gè)春夏秋冬!贏一個(gè)無(wú)悔人生!早安!—————獻(xiàn)給所有努力的人.
點(diǎn)擊復(fù)制文檔內(nèi)容
環(huán)評(píng)公示相關(guān)推薦
文庫(kù)吧 www.dybbs8.com
備案圖鄂ICP備17016276號(hào)-1