fsk調(diào)制解調(diào)系統(tǒng)的建模與仿真設(shè)計(jì)-文庫(kù)吧資料
2025-07-05 19:14本頁(yè)面
【正文】 此進(jìn)程通過對(duì)系統(tǒng)時(shí)鐘clk的分頻，得到載波f2beginif clk39。end if。q1=q1+1。 改變q1后面的數(shù)字可以改變，載波f1的頻率 else f1=39。039。q1=q1+1。 elsif q1=5 then f1=39。039。139。 載波信號(hào)f1，f2beginprocess(clk) 此進(jìn)程通過對(duì)系統(tǒng)時(shí)鐘clk的分頻，得到載波f1beginif clk39。 載波信號(hào)f1的分頻計(jì)數(shù)器signal q2:integer range 0 to 3。 調(diào)制信號(hào)end PL_FSK。 開始調(diào)制信號(hào) x :in std_logic。entity PL_FSK isport(clk :in std_logic。use 。 四、系統(tǒng)電路模塊的設(shè)計(jì)及仿真實(shí)現(xiàn)4．1基于VHDL硬件描述語(yǔ)言的FSK程序設(shè)計(jì) FSK調(diào)制模塊及仿真library ieee。end if；else if xx’event and xx=’l’then mm+1。4. 源程序代碼(主體部分)architecture fun of pl＿fsk2 issignal q：integer range 0 to 10； 一分頻計(jì)數(shù)器signal x x．std—logic； 一寄存器signal m：integer range 0 tO 5； 一計(jì)數(shù)器beginprocess(clk) 一對(duì)系統(tǒng)時(shí)鐘進(jìn)行q分頻beginif clk’event and clk=’1’thenl xx=fsk；一在clk信上升沿時(shí)，fsk信號(hào)對(duì)中間信號(hào)賦值if start=’0’then q=O； if語(yǔ)句完成Q的循環(huán)計(jì)數(shù)else if q=lO then q=O；else q=q+l；end if；end if；end process；process(xx，q) 一此進(jìn)程完成FSK解調(diào)begin if q=lO then m=0： m計(jì)數(shù)器清零else if q=9 thenif m=3then y=’0’。這樣通過判決器就可以恢復(fù)出原始的基帶信號(hào)。判決門限值可以根據(jù)調(diào)制信號(hào)和基帶信號(hào)的頻率的比值決定。2 計(jì)數(shù)器Q根據(jù)過零檢測(cè)法原理，通過檢測(cè)一個(gè)信號(hào)傳輸周期內(nèi)的過零點(diǎn)次數(shù)來判斷基帶信號(hào)。因?yàn)镕PGA只能產(chǎn)生數(shù)字信號(hào)，所以假設(shè)圖31中的調(diào)制信號(hào)FSK已經(jīng)是經(jīng)過數(shù)模轉(zhuǎn)換的數(shù)字FSK信號(hào)。 系統(tǒng)實(shí)現(xiàn)由過零點(diǎn)檢測(cè)原理可以知道，F(xiàn)SK信號(hào)的過零點(diǎn)次數(shù)反映了原始信號(hào)的規(guī)律，所以只要某種方法能夠分析出FSK信號(hào)的過零點(diǎn)次數(shù)，然后根據(jù)調(diào)制時(shí)原始信號(hào)和調(diào)制頻率的關(guān)系，就可以解調(diào)出原始信號(hào)。器件的編程是指MAXPLUS2 Programmer使用Compiler生成的編程文件對(duì)Altera器件編程。2. 項(xiàng)目編譯MAXPLUS2編譯器可以檢查項(xiàng)目中的錯(cuò)誤并進(jìn)行邏輯綜合，將項(xiàng)目最終設(shè)計(jì)結(jié)果加載到Altera器件中去，并為模擬和編程產(chǎn)生輸出文件。Compiler先進(jìn)的波形綜合算法根據(jù)用戶定義的輸入及輸出波形自動(dòng)生成邏輯關(guān)系。文本設(shè)計(jì)輸入方法主要用來實(shí)現(xiàn)以AHDL語(yǔ)言形式或VHDL語(yǔ)言形式書寫的文件。MAXPLUS2采用自頂向下的設(shè)計(jì)方法，設(shè)計(jì)流程為設(shè)計(jì)輸入一項(xiàng)目編譯一項(xiàng)目校驗(yàn)一器件編程。它擁有開放的界面，可與其他工業(yè)標(biāo)準(zhǔn)的設(shè)計(jì)輸入、綜合與校驗(yàn)工具相連接。限幅低通微分整流寬脈沖發(fā)生圖28 過零檢測(cè)法方框圖 三、系統(tǒng)的總體方案設(shè)計(jì) MAXPLUS2系統(tǒng)簡(jiǎn)介Altera公司的姒XPLUS2開發(fā)系統(tǒng)是一個(gè)完全集成化、易學(xué)易用的可編程邏輯設(shè)計(jì)系統(tǒng)。將寬脈沖去觸發(fā)一單穩(wěn)態(tài)電路．產(chǎn)生一定寬度的矩形脈沖序列，該序列的平均分量與脈沖頻率成正比，即與輸入信號(hào)頻率成正比。輸入u隙信號(hào)經(jīng)限幅放大后成為矩形脈沖波，再經(jīng)微分電路得到雙向?qū)捗}沖，然后整流的單向?qū)捗}沖，每個(gè)寬脈沖表示信號(hào)的一個(gè)過零點(diǎn)。由以上分析可知．無論輸出的FSK信號(hào)是f1或f2，兩路輸出總是一路為萊斯分布，另一路為瑞利分布。如果FSK信號(hào)為f2。當(dāng)FSK信號(hào)為fl時(shí)．上支路相當(dāng)于ASK系統(tǒng)接收“1”碼的情況，其輸出xl為正弦波加窄帶高斯噪聲的包絡(luò)，它服從萊斯分布。把兩路輸出同時(shí)送到抽樣判決器進(jìn)行比較．從而判決輸m基帶數(shù)字信號(hào)。從圖27可見，F(xiàn)SK信號(hào)包絡(luò)解凋相當(dāng)于兩路ASK信號(hào)包絡(luò)解調(diào)。因此可以判決出FSK信號(hào)。與
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1