【正文】 定義的原語既可以是組合邏輯原語，也可以是時序邏輯原語。通常，一個設(shè)計的仿真將占整個開發(fā)的大部分時間。Modelsim是Modelsim Technology公司提供的HDL硬件描述語言仿真軟件，可以實現(xiàn)VHDL、Verilog HDL以及VHDL—Verilog HDL混合設(shè)計的仿真。同時，相對于大多數(shù)的HDL仿真軟件來說，Modelsim在仿真速度上具有明顯優(yōu)勢。本硬件設(shè)計中CPLD的功能仿真和時序仿真分別如圖49和圖410所示。 DSP軟件設(shè)計DSP集成開發(fā)環(huán)境：日前DSP的發(fā)展趨勢是處理器更新、更復(fù)雜、更新、速度更快，DSP應(yīng)用系統(tǒng)也向多處理、多通道發(fā)展，變得越來越復(fù)雜。對于開發(fā)者，要想在有限的開發(fā)周期內(nèi)充分利用DSP器件的計算能力，有效的開發(fā)工具至關(guān)重要。在一個開放式的插件結(jié)構(gòu)下，CCS內(nèi)部集成了以下軟件工具：(1) C6000代碼產(chǎn)生工具(包括C5000系列的C編譯器、匯編優(yōu)化器、匯編器和連接器)；(2) 軟件模擬器(Simulator)；(3) 實時操作系統(tǒng)軟件DSP/BIOS；(4) 主機與目標(biāo)機之間的實時數(shù)據(jù)交換軟件RTDX；(5) 實時分析(realtime analysis)和數(shù)據(jù)可視化(data visualization capabilities)軟件使用CCS進行DSP程序設(shè)計的流程一般包括四個階段。設(shè)計流程如下：概念設(shè)計編寫并編譯代碼調(diào)試代碼實時性分析圖412 使用CCS進行設(shè)計的流程軟件流水線技術(shù)流水線操作是TMS320C5000系列DSP實現(xiàn)高速度、高效率的關(guān)鍵技術(shù)之一， TMS320C5000系列DSP的流水線與以前的系列等DSP相比，有很大的優(yōu)勢，主要表現(xiàn)在：簡化流水線的控制以消除流水線的互鎖；增加流水線的深度來消除傳統(tǒng)流水線結(jié)構(gòu)在取指令、數(shù)據(jù)訪問和乘法操作上的瓶頸，取指令、數(shù)據(jù)訪問分為多個階段，使得TMS320C5000系列DSP可以高速的訪問存儲空間。程序的主體包括以下幾個部分：1) DSP初始化，主要負(fù)責(zé)上電后DSP的初始化工作，如中斷控制寄存器初始化、定時器初始化和外圍設(shè)備控制寄存器的初始化等；2) ADC初始化，完成檢測ADC是否正常工作、配置ADC的工作方式、選擇數(shù)據(jù)輸出格式等工作；3) 非均勻離散傅里葉算法；4) 通過USB接口進行數(shù)據(jù)傳輸，主要工作包括USB傳輸操作的初始化、接受主機的命令和進行數(shù)據(jù)傳輸； 圖413 USB傳輸程序流程圖 圖414主程序流程圖5) 確保程序可靠運行的措施，主要部分是定時器中斷服務(wù)子程序。整個DSP程序的流程圖如圖413和圖414所示：DSP編程注意事項TMS320C5000系列DSP的編程主要考慮兩個方面：(1) 最大可能地提高程序的并行性；(2) 防止出現(xiàn)流水線阻塞。因此，在實際的DSP編程中，為了充分利用DSP的計算能力，必須合理地安排指令順序，充分利用DSP內(nèi)部的工作寄存器，盡量減少取指包中含有的執(zhí)行包的個數(shù)，提高程序的并行運行性。在影響流水線效率的諸多因素中，存儲器阻塞和存儲體沖突是比較常見的因素。存儲器阻塞會引起流水線的所有節(jié)拍向后延時一個時鐘周期，從而執(zhí)行額外的指令周期，增加了程序的執(zhí)行時間。對于存儲器阻塞多發(fā)生于系統(tǒng)有外擴存儲器的情況下，所以解決辦法可以采用高速的外部存儲器件或者在DSP內(nèi)部設(shè)置緩沖；對于存儲體沖突，可以通過謹(jǐn)慎安排數(shù)據(jù)的存儲地址來避免流水線阻塞。從邏輯上講,USB協(xié)議將USB信息通道按配置(configuration)、接口(interface)和端點(EndPoint)三個層次進行了劃分。所以，要完成一個接口對應(yīng)的通信任務(wù),往往需要幾個端口來協(xié)同工作。另外，還要確定端點（EndPoint）支持的傳輸方向(IN和OUT), IN表示信息從USB設(shè)備傳輸?shù)絇C機,OUT表示信息從PC機傳輸?shù)経SB設(shè)備,具體的設(shè)置已經(jīng)在固件設(shè)計中給出了。PC機應(yīng)用程序的界面如圖416所示。我們在非均勻采樣系統(tǒng)上做了一系列頻率檢測的試驗，對正弦信號的頻率進行檢測。(2) 頻率檢測誤差頻率檢測的最大誤差為177。(4) 對輸入信號幅值的范圍輸入信號峰峰值的范圍為0V～4V。 檢測結(jié)果分析為了驗證非均勻采樣系統(tǒng)的工作情況及算法實現(xiàn)的正確性，隨機選擇了三個不同頻率的正弦信號作為輸入信號，頻率分別為140KHz、3394KHz和15528KHz。圖420實際檢測結(jié)果圖（140KHz，）圖421實際檢測結(jié)果圖（3394KHz，） 圖422 實際檢測結(jié)果圖（15528KHz，）比較上面兩組實際檢測結(jié)果，但檢測出的頻譜幅值與輸入信號的幅值成正比關(guān)系。表423頻率檢測誤差表（）輸入信號（KHz）頻率檢測結(jié)果（KHz）檢測誤差（KHz）126125113141513+124252425032793280+148314830166686670+288398840+19282928021182411825+113466134651157261572511728417285+1 表424頻率檢測誤差表（）輸入信號（KHz）頻率檢測結(jié)果（KHz）檢測誤差（KHz）141140112601260026232625+233943395+147574755251315130174397440+1103661036511276412765+11406414065+11629916230+118396183951 比較表423和表424可知，在輸入信號幅值改變的情況下，頻率檢測的誤差都滿足預(yù)先的設(shè)計指標(biāo)，即誤差值在177。同時，非均勻采樣理論和技術(shù)是一個非常龐大而復(fù)雜的研究領(lǐng)域，涉及到的基礎(chǔ)學(xué)科有測試策略、非線性理論、概率論與隨機過程、空間變換理論、信號分析和處理以及多種工程技術(shù)學(xué)科。本文中我們主要探討了非均勻采樣的基本理論及應(yīng)用，結(jié)合實際工程實踐，給出了實現(xiàn)非均勻采樣的近似方法——非均勻周期采樣，并研制出一套基于DSP的非均勻采樣系統(tǒng)。在利用非均勻采樣優(yōu)點的同時，我們也發(fā)現(xiàn)了其具有的一些缺陷，如頻譜檢測中的頻譜噪聲和信號恢復(fù)很困難等。非均勻采樣頻譜檢測中含有一定程度的頻譜噪聲，這種現(xiàn)象極大地限制了非均勻采樣理論的發(fā)展和應(yīng)用范圍。2）找到非均勻采樣頻譜計算的快速算法。但是，非均勻采樣與均勻采樣相比，有著很大的不同，如不滿足均勻采樣中的時移關(guān)系等等，因此，均勻采樣理論中的頻譜計算快速算法不能應(yīng)用于非均勻采樣，必須重新尋找非均勻采樣頻譜計算的快速算法。信號重建是信號處理領(lǐng)域中一個重要方面，無論采樣什么處理方法，都需要在處理后進行信號的恢復(fù)。4）非均勻采樣信號在時域及頻域下的能量對應(yīng)關(guān)系。上述五個方面中，前四個方面是當(dāng)前人們都很感興趣的理論研究方向，它們之間的關(guān)系不是獨立的，而是相互聯(lián)系、相互促進的，對這些問題進行廣泛、深入和細(xì)致的研究，無論在理論上還是在實際應(yīng)用上都具有重大而深遠(yuǎn)的意義。 感謝我的指導(dǎo)導(dǎo)師***老師，本文從選題、論證、研究到最后完成，無不凝聚著指導(dǎo)導(dǎo)師的心血。從他的身上，我學(xué)到了許多書本上難以學(xué)到的東西，對我今后的人生之路產(chǎn)生深遠(yuǎn)的影響。,2004[7] 汪安民. 基于非均勻采樣的信號頻率檢測方法及其實現(xiàn). 湖北武漢：華中科技大學(xué)博士學(xué)位論文, 2004[8] 李玉生. 超高速并行采樣模擬/數(shù)字轉(zhuǎn)換的研究. 安徽合肥：中國科學(xué)技術(shù)大學(xué)博士學(xué)位論文, 2007[9] 侯利軍. 基于DSP的非均勻采樣系統(tǒng)的設(shè)計與實現(xiàn). 湖北武漢：華中科技大學(xué)碩士學(xué)位論文, 2005 [10] 石強. 基于非均勻采樣的高速數(shù)據(jù)采集系統(tǒng)設(shè)計. 四川成都：電子科技大學(xué)碩士學(xué)位論文，2007[11] 初仁辛，孫圣和. 非均勻采樣信號理論及其發(fā)展 黑龍江哈爾濱：電子科技導(dǎo)報，2000附錄基于MATLAB語言仿真程序 程序開始：clear all。 %清屏n=1224。 %設(shè)置信號1頻率f2=700。 %設(shè)置信號3頻率dt=1/1024。 %設(shè)置采樣頻率randn(‘state’,sum(100*clock))。dis=dismean(dis)。 %擴大隨機噪聲的幅度for k=1:N。endfigure(1)。s=abs(fw).^2。plot(f,s(2:N))。 %橫坐標(biāo)說明ylabel(‘Amplitude’)。t=tnonunif(N,1,1)。 %產(chǎn)生非均勻采樣數(shù)據(jù) w2(k)=1*sin(2*pi*f1*t(k)*dt)+ 1*sin(2*pi*f2*t(k)*dt)+ 1*sin(2*pi*f3*t(k)*dt)+dis(k)。 %計算非均勻采樣數(shù)據(jù)的頻譜 s2(k)=0。 %計算非均勻采樣數(shù)據(jù)的傅里葉變換 s2(k)=s2(k)+w2(n)*(cos(2*pi*t(n)*(k1)/N)j*sin(2*pi*t(n)*(k1)/N))。 end figure(2)。plot(f,s2(2:N))。ylabel(‘Amplitude’)。f=(1:N1)*sample/N。xlabel(‘Frequency/Hz’)。title(‘DFT of additive random sampling signal’)。 %該函數(shù)定義一段隨機時間信號 if nargin4, mode=‘a(chǎn)dd’。~strcmp(mode, ‘a(chǎn)dd’)。 end if nargin5 if ~strcmp (option, ‘unif’)amp。 error(‘invalid distribution option’)。 endif nargin6v=version。 randn(‘state’,J)。 randn(‘seed’,J)。if strcmp(option, ‘unif’)。 t=［1:N］./F_s+sqrt(6)*SM./F_s*(rand(1,N))。 elseif strcmp(mode, ‘a(chǎn)dd’)。 t(ii)=t(ii1)+1./F_s+sqrt(12)*SM./F_s*()。if strcmp(mode, ‘per’)。 t=tt(1)。 for ii=2:N。 end end endif nargin4t=