【正文】 已見(jiàn)到很多種硬件描述語(yǔ)言出現(xiàn)。就硬件所涉及的基本原理和表現(xiàn)方法來(lái)說(shuō)，兩者具有類似的 特點(diǎn)和靈活性。這意味著語(yǔ)言都是標(biāo)準(zhǔn)化的，不會(huì)為任何公司和組織所單獨(dú)控制。描述抽象的特性方面兩者性能都很好，但在對(duì)硬件具體結(jié)構(gòu)描述時(shí)會(huì)出現(xiàn)不同。PLI 即編程語(yǔ)言接口，它是一組能幫助進(jìn)行仿真的 C 語(yǔ)言接口。PLI 在 HDL 中的作用與編程語(yǔ)言中 API 的作用相同。而大多數(shù) Verilog 程序仍然是解釋型的。由于 VHDL 支持線路板的原理圖，所以程序在放置相關(guān)函數(shù)或過(guò)程到電路板及在希望使用的設(shè)計(jì)項(xiàng)目中使用線路板時(shí)比較靈活。VHDL 超過(guò) Verilog 的一個(gè)領(lǐng)域是過(guò)程的并發(fā)處理方 式。VHDL 是對(duì)環(huán)境不敏感和自由格式語(yǔ)言。 QUARTUS Ⅱ的簡(jiǎn)介Altera 公司的可編程邏輯器件開(kāi)發(fā)軟件 Quartus II 支持原理圖，VHDL 語(yǔ)言，Verilog HDL 語(yǔ)言，并用 AHDL（Altera 的硬件描述語(yǔ)言）等多種設(shè)計(jì)形式，內(nèi)嵌入自己的模擬器，你可以完成從輸入設(shè)計(jì)到硬件配置這樣一個(gè)完整的 PLD 的設(shè)計(jì)過(guò)程。具有運(yùn)行速度快，界面是統(tǒng)一的，集中的功能，易于使用的功能。第三方 EDA 工具的良好支持，并且也可以在設(shè)計(jì)過(guò)程中的各個(gè)階段允許使用熟悉的第三方 EDA 工具。Altera 的 Quartus II 可編程邏輯設(shè)計(jì)環(huán)境中，由于其強(qiáng)大的設(shè)計(jì)能力和直觀的界面，受到越來(lái)越多的數(shù)字系統(tǒng)設(shè)計(jì)師的歡迎。該平臺(tái)支持根據(jù)設(shè)計(jì)要求的工作組，包括支持基于 Inter 的協(xié)同設(shè)計(jì)。這里改進(jìn)了軟件的 LogicLock 模塊設(shè)計(jì)功能，并增加了一個(gè) FastFit 編譯器選項(xiàng)，并促進(jìn)網(wǎng)絡(luò)編輯器的性能，增強(qiáng)的調(diào)試功能。第三章 數(shù)碼鎖的電路設(shè)計(jì) 數(shù)碼鎖的整體電路設(shè)計(jì)四位數(shù)的電子數(shù)碼鎖，主要由三部分組成：數(shù)字鎖輸入部分，控制電路，顯示電路。鍵盤(pán)接口電路包括時(shí)序發(fā)生電路，鍵盤(pán)掃描電路，彈跳消除電路和譯碼電路。圖 顯示了數(shù)碼鎖的框圖。 （1）可設(shè)置四位密碼，如果不設(shè)置密碼時(shí)，默認(rèn)為“0000” ；（2）密碼正確，鎖打開(kāi)；（3）密碼錯(cuò)誤，提示“密碼錯(cuò)誤” ，要求重新輸入，三次輸入錯(cuò)誤，則發(fā)出報(bào)警信號(hào)，直到管理員終止此報(bào)警信號(hào)； 數(shù)碼鎖輸入電路 時(shí)鐘脈沖信號(hào) 掃描電路信號(hào)彈跳消除電路報(bào)警電路鍵盤(pán)譯碼電路按鍵數(shù)據(jù)緩存器鍵盤(pán)掃描電路1c65a98f0n3247*圖 (a) 輸入電路示意圖 圖 數(shù)碼鎖系統(tǒng)總體框圖數(shù)碼鎖輸入電路鍵盤(pán)掃描電路 時(shí)序產(chǎn)生電路掃描信號(hào) 按鍵輸入鍵盤(pán) 彈跳消除電路 鍵盤(pán)譯碼電路數(shù)碼鎖控制電路寄存器消除信號(hào)發(fā)生電路開(kāi)/關(guān)門鎖電路 數(shù)值比較電路 按鍵數(shù)據(jù)緩存器 顯示電路 BCD 至七段譯碼電路 七段數(shù)碼管 使用鍵盤(pán)輸入，操作簡(jiǎn)單，易于使用的輸入電路。 鍵盤(pán)接口電路（1）矩陣式鍵盤(pán)工作原理使用通用格式的矩陣鍵盤(pán)，4x4 矩陣鍵盤(pán)面板設(shè)置如圖 (b)所示。掃描信號(hào)輸入鍵盤(pán)的 KY3— KY0（見(jiàn)圖 (a)）。每次掃描一排，一次又一次地重復(fù)周而復(fù)始。 當(dāng)按鍵讀出 1101 年的值時(shí)表示按鍵“6”被按下，出于同樣的原因可以列出其他的按鈕和數(shù)字之間的關(guān)系，如表 所示。僅有矩陣鍵盤(pán)不能完成按鈕動(dòng)作，所以需要匹配時(shí)序產(chǎn)生電路，鍵盤(pán)掃描1 254 6 cn37 8 9 a10*1110110110110111KY3(11)KY2(10)KY1(01)KY0(00)電路，彈跳消除電路，鍵盤(pán)解碼電路和密鑰存儲(chǔ)電路，以便完成鍵盤(pán)輸入的動(dòng)作。在時(shí)序邏輯電路中，存儲(chǔ)器電路內(nèi)存時(shí)序電路的狀態(tài)，觸發(fā)器是必不可少的。所以，你可以使用自由計(jì)數(shù)器來(lái)產(chǎn)生不同的頻率。N 的大小取決于電路的需求?？梢允褂媚M軟件來(lái)模擬，幾乎每家公司的 EDA 產(chǎn)品都有仿真工具。 viewlogic 模擬器：viewsim 門級(jí)仿真器speedwaveVHDL 仿真器， VCS Verilog 仿真器。現(xiàn)在的趨勢(shì)是主要的 EDA 公司已逐步使用 Quartus II 作為電路的驗(yàn)證工具仿真器。我們也可以看到，頻率的波形，Q（I ）的波形的頻率是 Q（1+ I）的 2 倍。掃描時(shí)分別掃描四個(gè)按鈕，當(dāng)掃描信號(hào)是 1110，掃描 KY3 此行的鍵。當(dāng)掃描信號(hào)是 1011，掃描的 KY1 此行的鍵。每當(dāng)一排按鈕掃描，檢查是否有按鍵被按下，如果此行的按鈕沒(méi)有被被按下就忽略。 彈跳消除電路機(jī)械按鈕采用開(kāi)關(guān)結(jié)構(gòu)，所以在開(kāi)關(guān)接觸點(diǎn)時(shí)刻，會(huì)來(lái)回反彈，所以可用來(lái)激活關(guān)閉開(kāi)關(guān)日光燈，電視和普通的電子設(shè)備。圖 鍵盤(pán)掃描電路表 按鍵位置和數(shù)碼的關(guān)系KY3KY0 KX3KXO 對(duì)應(yīng)的按鍵0111 11011 21101 311101110 n0111 41011 51101 611011110 c0111 71011 81101 910111110 a0111 *1011 01101 01111110 f圖 顯示了反彈現(xiàn)象的原因，盡管只有一次按下按鈕然后松手，但實(shí)際的關(guān)鍵信號(hào)不只是跳動(dòng)了一次，時(shí)間抽樣檢驗(yàn)就會(huì)導(dǎo)致誤判，從而導(dǎo)致鍵盤(pán)被按下了兩次。因此，必須增加彈跳消除電路，以避免發(fā)生信號(hào)的錯(cuò)誤。一般掃描電路或LED 顯示電路的工作頻率設(shè)定在 24HZ，彈跳消除電路的工作頻率約 125Hz 的設(shè)置，這兩個(gè)的工作頻率通常高出四倍。圖 彈跳消除電路首先將關(guān)鍵信號(hào)引致 KYE 引腳，CLK 是電路時(shí)鐘脈沖信號(hào)，是大約為Stns 的抽樣信號(hào)。RS 觸發(fā)器連接與非門的原則如下所述：(1) 按鍵的速度一般是 10 次/秒，一次按鍵的時(shí)間為 100ms，按下去所用時(shí)間可估計(jì)為 50 毫秒。(2) 對(duì)于 4ms 以下的不穩(wěn)定的噪聲信號(hào)，可以達(dá)到采樣時(shí)間。即 D0D1= 11 時(shí)，SR= 10，DLY_OUT= 1。當(dāng) DOD1=00，SR= 01， DLY_OUT= 0。當(dāng) DOD1= 01 時(shí)，SR= 00，SR=10 和 DOD1 DLY_OUT 不改變。圖 可以看出，前后彈跳消除電路處理后的反彈已被淘汰，原有的信號(hào)不會(huì)導(dǎo)致信號(hào)產(chǎn)生的錯(cuò)誤操作。表 列出了相應(yīng)的功能鍵。此外，不同的數(shù)字按鍵有不同的邏輯功能，鍵盤(pán)譯碼電路負(fù)責(zé)規(guī)劃每個(gè)按鍵的輸出形式，以執(zhí)行適當(dāng)?shù)男袆?dòng)。 一般所常見(jiàn)的移位寄存器有以下幾種: (1)串行輸入/串行輸出(SISO, Serial In/Serial Out)。(2)串行輸入/并行輸出(SIPO， Serial In/Parallel Out)。(3)并行輸入/串行輸出(PISO, Parallel In/Serial Out)。(4)并行輸入/并行輸出((PIPO，Parallel In/Parallel Out)。作為一個(gè)最基本的時(shí)序邏輯電路，在這里就不過(guò)多討論移位寄存器。 數(shù)字按鍵輸入部分(1) 如果鍵入數(shù)字鍵，從顯示器最右邊的第一個(gè)數(shù)字會(huì)顯示出來(lái)，每按下一個(gè)數(shù)字鍵，左邊的數(shù)字顯示向左移動(dòng)，使得新的數(shù)字顯示出來(lái)。(3) 由于設(shè)計(jì)是一個(gè)四位數(shù)的數(shù)碼鎖，超過(guò)四個(gè)按鍵被按下時(shí)，電路會(huì)忽略四個(gè)數(shù)字以后的輸入不理會(huì)。(2)密碼核對(duì): 在核對(duì)密碼是否正確后才可以變更密碼并解除電鎖。(4)密碼變更: 按下按鈕后，以當(dāng)前的數(shù)字設(shè)置一個(gè)新密碼。(5)上鎖鍵: 按下按鈕后，將門上鎖，數(shù)碼鎖上鎖之前應(yīng)確定密碼是否正確。(7)密碼清除: 為防止用戶忘記密碼，可設(shè)計(jì)四個(gè)數(shù)字作為一個(gè)通用的密碼，不管當(dāng)前密碼是多少，只需輸入通用密碼可以解鎖。規(guī)劃一個(gè) 4x4 矩陣鍵盤(pán)的功能鍵，使用數(shù)字密碼鎖的時(shí)候，只有三種模式（圖 ）：使用數(shù)字鍵作為文字輸入模式，上鎖和解鎖模式必須采取功能鍵，報(bào)警解除使用功能鍵，7 段顯示器切換使用的是功能鍵?！?n”負(fù)責(zé)啟動(dòng)七段顯示器，初次顯示數(shù)字為“0000” ；“ f”負(fù)責(zé)熄滅七段顯示器；“ c”為總控鍵，此按鍵負(fù)責(zé)上鎖或開(kāi)鎖的功能；“ a”負(fù)責(zé)管理員開(kāi)鎖解除報(bào)警功能；“*” 按鍵負(fù)責(zé)執(zhí)行“清除”及“密碼設(shè)置”的功能；“” 按鍵負(fù)責(zé)執(zhí)行“清除”及“解除密碼”的功能。圖 數(shù)碼鎖三種模式及其關(guān)系圖 控制電路時(shí)序仿真圖 顯示電路的設(shè)計(jì)內(nèi)部數(shù)字邏輯電路，通常是二進(jìn)制或十六進(jìn)制數(shù)字，但在日常生活中基本上是十進(jìn)制的，這里必須顯示出來(lái)，所以你應(yīng)該設(shè)計(jì)一個(gè)七段顯示器顯示電路。 一般可分為兩個(gè)共陽(yáng)極和共陰極七段顯示器，他們可以相當(dāng)于七個(gè)LED（不考慮小數(shù)點(diǎn)的）連接電路，圖 是等效電路共陰極七段顯示，包括輸入文字模式開(kāi)始輸入 4 位數(shù)字，在輸入時(shí)可能會(huì)用到清除鍵上鎖工作模式清除原來(lái)存儲(chǔ)于組件的密碼輸入舊密碼后變更密碼將新密碼回存于存儲(chǔ)組件中數(shù)碼鎖激活上鎖開(kāi)鎖工作模式檢查輸入的密碼是否有效核對(duì)輸入密碼是否有效兩者都正確后解除電鎖每個(gè)定義的 LED 位置圖。表 轉(zhuǎn)換表十六進(jìn)制碼 共陰極七段顯示碼NUM D8 D4 D2 D1 g f e d c b a0 0 0 0 0 0 1 1 1 1 1 11 0 0 0 1 0 0 0 0 1 1 02 0 0 1 0 1 0 1 1 0 1 13 0 0 1 1 1 0 0 1 1 1 14 0 1 0 0 1 1 0 0 1 1 05 0 1 0 1 1 1 0 1 1 0 16 0 1 1 0 1 1 1 1 1 0 17 0 1 1 1 0 0 0 0 1 1 18 1 0 0 0 1 1 1 1 1 1 19 1 0 0 1 1 1 0 1 1 1 1A 1 0 1 0 1 1 1 0 1 1 1B 1 0 1 1 1 1 1 1 1 0 0C 1 1 0 0 1 1 1 1 0 0 1D 1 1 0 1 1 0 1 1 1 1 0E 1 1 1 0 1 1 1 1 0 0 1顯示電路的模塊圖如圖 ： CLK_DISPLY圖 顯示電路模塊圖圖 顯示電路仿真圖F 1 1 1 1 1 1 1 0 0 0 1G F E D C B ABCD 至七段顯示器解碼電路數(shù)據(jù)選擇器模計(jì)數(shù)器鍵盤(pán)數(shù)據(jù)暫存器第四章 外圍電路設(shè)計(jì)及整體電路 開(kāi)鎖電路的設(shè)計(jì)當(dāng) ENLOCK 為“1”，電子鎖鎖住。解鎖電路如圖 所示。 報(bào)警電路設(shè)計(jì)當(dāng) SA 的每一個(gè)上升的脈沖報(bào)警過(guò)來(lái)時(shí)，電路就進(jìn)行報(bào)警動(dòng)作，并繼續(xù)，直到管理員解除警報(bào)。 SA 是高電平時(shí)，A 也為高電平，F(xiàn)4 的輸出為低，F(xiàn)6 輸出高，于是 F4 鍵自鎖， F7 輸出為高電平，使 VT2 導(dǎo)通，IC 上電報(bào)警。當(dāng) SA 是低電平時(shí)，A 為低電平，F(xiàn)4 輸出高，F(xiàn)7 輸出低電平，VT2 截止，不報(bào)警。圖 整體電路圖結(jié) 論本論文設(shè)計(jì)了一個(gè) 4 位數(shù)碼鎖，利用的軟件是 Altera 公司的 QUARTUS II，使用 VHDL 作為硬件描述語(yǔ)言。 本文所設(shè)計(jì)的數(shù)碼鎖，其功能和性能方面都是比較基本的，在以后的設(shè)計(jì)中應(yīng)該會(huì)有所改進(jìn)。參 考 文 獻(xiàn)[1]:電子工業(yè)出版社，[2](第二版).北京:電子工業(yè)出版社，:451453[3]:中國(guó)水利水電出版社，2022[4]王育民，:西安電子科技大學(xué)出版社，1999[5]宋萬(wàn)杰等。尤其要感謝我的論文指導(dǎo)老師張娟老師，她對(duì)我進(jìn)行了無(wú)私的指導(dǎo)和幫助，不厭其煩的幫助進(jìn)行論文的修改和改進(jìn)。在此向幫助和指導(dǎo)過(guò)我的各位老師表示最衷心的感謝！感謝這篇論文所涉及到的各位學(xué)者。感謝我的同學(xué)和朋友，在我寫(xiě)論文的過(guò)程中給予我很多不同角度的素材，還在論文的撰寫(xiě)和排版過(guò)程中提供熱情的幫助