【正文】 那么另一段程序的結(jié)果是什么？ 1那種排序方法最快?（Infineon筆試試題） 1用一種編程語(yǔ)言寫(xiě)n!的算法。 2給一個(gè)C的函數(shù)，關(guān)于字符串和數(shù)組，找出錯(cuò)誤；（華為面試題）（華為面試題） 2你對(duì)哪方面編程熟悉？（華為面試題） 2冒泡排序的原理。（新太硬件面題） 2學(xué)過(guò)的計(jì)算機(jī)語(yǔ)言及開(kāi)發(fā)的系統(tǒng)。（威盛VIA上海筆試試題） 2用C語(yǔ)言寫(xiě)一段控制手機(jī)中馬達(dá)振子的驅(qū)動(dòng)程序。（未知） 3給出一個(gè)堆棧的結(jié)構(gòu)，求中斷后顯示結(jié)果，主要是考堆棧壓入返回地址存放在低端地 址還是高端。（未知） 3設(shè)計(jì)一個(gè)類，使得該類任何形式的派生類無(wú)論怎么定義和實(shí)現(xiàn)，都無(wú)法產(chǎn)生任何對(duì)象 實(shí)例。is(Intel) 3Whattheofprocessaisavailable?float問(wèn)值（a+b）+c==(b+a)+c，(Intel) 3把一個(gè)鏈表反向填空。最少需要做幾次乘法？（威盛VIA上海筆試試題） 說(shuō)出你的理想。（威盛VIA上海筆試試題） 我們將研發(fā)人員分為若干研究方向，對(duì)協(xié)議和算法理解（主要應(yīng)用在網(wǎng)絡(luò)通信、圖象 語(yǔ)音壓縮方面）、電子系統(tǒng)方案的研究、用MCU、DSP編程實(shí)現(xiàn)電路功能、用ASIC設(shè)計(jì)技術(shù) 設(shè)計(jì)電路（包括MCU、DSP本身）、電路功能模塊設(shè)計(jì)（包括模擬電路和數(shù)字電路）、集成 電路后端設(shè)計(jì)（主要是指綜合及自動(dòng)布局布線技術(shù)）、集成電路設(shè)計(jì)與工藝接口的研究。另外，已經(jīng)從事過(guò)相關(guān)研發(fā)的人員可以詳細(xì)描述你的研發(fā)經(jīng)歷）。針對(duì)這個(gè)思路，你覺(jué)得應(yīng)該具備哪些方面的知 識(shí)？（仕蘭微面試題目） 設(shè)想你將設(shè)計(jì)完成一個(gè)電子電路方案。在各環(huán)節(jié)應(yīng)注意哪些問(wèn)題？電源的穩(wěn)定，電 容的選取，以及布局的大小。 ，但是由于很多東西都忘掉了，才覺(jué)得有些難。 ，但是不可否認(rèn)，由于不用面試官/公司所專領(lǐng)域 及愛(ài)好不同，也有面試也有很大的偶然性，需要冷靜對(duì)待。 easy，對(duì)越是自己鐘情的公司越要這樣。用基本元件設(shè)計(jì)一個(gè)101110循環(huán)序列的發(fā)生器最簡(jiǎn)單RC網(wǎng)絡(luò)的輸入脈沖，那么輸出的電壓波形是什么（高通那種樣子的電路）設(shè)計(jì)指定用途的濾波器用基本元件搭建一個(gè)4路選擇器用2個(gè)38譯碼器組成1個(gè)416譯碼器FPGA里為什么要有全局時(shí)鐘OC門(mén)是什么，線與還是線或理想功放的電路，寫(xiě)出輸入輸出關(guān)系用基本元件設(shè)計(jì)一個(gè)檢測(cè)1011序列的電路TTL電平問(wèn)題香農(nóng)定理基本NPN放大器，工作點(diǎn)位置的不同造成不同類型的失真各種基本觸發(fā)器的表達(dá)式和行為模型，他們都是怎么組成的競(jìng)爭(zhēng)冒險(xiǎn)是什么，怎么避免銅皮厚度與線寬和最大通過(guò)電流的關(guān)系真值表和邏輯表達(dá)式給出時(shí)序電路圖，寫(xiě)出狀態(tài)方程和輸出方程，并判斷電路的用途虛函數(shù)是什么，有什么用二叉樹(shù)遍歷的方法2輸入CMOS與非門(mén)和或非門(mén)哪個(gè)快多時(shí)鐘域設(shè)計(jì)下，從快時(shí)鐘域到慢時(shí)鐘域和從慢時(shí)鐘域到快時(shí)鐘域分別如何處理hold time、setup time和jitter分別是什么，用圖型表示cyclebased和eventbased仿真有何不同10101檢測(cè)，寫(xiě)出狀態(tài)轉(zhuǎn)移圖和RTL，并說(shuō)明還有什么方法可以實(shí)現(xiàn)該檢測(cè)ASIC的前端工具都有什么MOS的二輸入或非門(mén)（與非門(mén)）用MUX4搭建邏輯xz+yzlatch和flipflop的異同SRAM、DRAM、FLASH的異同簡(jiǎn)述一個(gè)你熟悉的總線結(jié)構(gòu)流水線技術(shù)需要耗費(fèi)更多的寄存器資源，并會(huì)引起輸出延遲，為什么有人認(rèn)為在CPLD中最好不要用該技術(shù)，而在FPGA中則可以。 應(yīng)聘芯片設(shè)計(jì)崗位的同學(xué)請(qǐng)以書(shū)面形式回答問(wèn)題并附簡(jiǎn)歷參加應(yīng)聘面試。 第一部分:基礎(chǔ)篇 （該部分共有試題8題,為必答題，每位應(yīng)聘者按自己對(duì)問(wèn)題的理解去回答， 盡可能多回答你所知道的內(nèi)容。 我們公司的產(chǎn)品是集成電路，請(qǐng)描述一下你對(duì)集成電路的認(rèn)識(shí)，列舉一 些與集成電路相關(guān)的內(nèi)容（如講清楚模擬、數(shù)字、雙極型、CMOS、MCU、 RISC、CISC、DSP、ASIC、FPGA等的概念）。 描述你對(duì)集成電路工藝的認(rèn)識(shí)。 我們將研發(fā)人員分為若干研究方向，對(duì)協(xié)議和算法理解（主要應(yīng)用在 網(wǎng)絡(luò)通信、圖象語(yǔ)音壓縮方面）、電子系統(tǒng)方案的研究、用MCU、DSP編程 實(shí)現(xiàn)電路功能、用ASIC設(shè)計(jì)技術(shù)設(shè)計(jì)電路（包括MCU、DSP本身）、電路功能 模塊設(shè)計(jì)（包括模擬電路和數(shù)字電路）、集成電路后端設(shè)計(jì)（主要是指綜 合及自動(dòng)布局布線技術(shù)）、集成電路設(shè)計(jì)與工藝接口的研究。另外，已經(jīng)從事過(guò)相關(guān)研發(fā)的人員 可以詳細(xì)描述你的研發(fā)經(jīng)歷）。一般情況下你 只需要回答五道題以上，但請(qǐng)盡可能多回答你所知道的，以便我們了解你 的知識(shí)結(jié)構(gòu)及技術(shù)特點(diǎn)。針對(duì)這個(gè)思路，你覺(jué)得應(yīng)該具備 哪些方面的知識(shí)？ 現(xiàn)有一用戶需要一種集成電路產(chǎn)品，要求該產(chǎn)品能夠?qū)崿F(xiàn)如下功能： y=lnx 其中，x為4位二進(jìn)制整數(shù)輸入信號(hào)。 電源電壓為3~5v 假設(shè)公司接到該項(xiàng)目后，交由你來(lái)負(fù)責(zé)該產(chǎn)品的設(shè)計(jì)，試討論該產(chǎn)品的 設(shè)計(jì)全程。簡(jiǎn)述單片機(jī)應(yīng)用系統(tǒng)的設(shè)計(jì)原則。 畫(huà)出8031與2716（2K*8ROM）的連線圖，要求采用三八譯碼器，8031 ,，基本地址范圍為3000H3FFFH。 用8051設(shè)計(jì)一個(gè)帶一個(gè)8*16鍵盤(pán)加驅(qū)動(dòng)八個(gè)數(shù)碼管（共陽(yáng)）的原理圖。 說(shuō)出OSI七層網(wǎng)絡(luò)協(xié)議中的四層（任意四層）。 1說(shuō)說(shuō)對(duì)數(shù)字邏輯中的競(jìng)爭(zhēng)和冒險(xiǎn)的理解，并舉例說(shuō)明競(jìng)爭(zhēng)和冒險(xiǎn) 怎樣消除。簡(jiǎn)單原理如下：，占空比越大， 轉(zhuǎn)速越快；而占空比由K7K0八個(gè)開(kāi)關(guān)來(lái)設(shè)置，直接與P1口相連（開(kāi)關(guān)撥 到下方時(shí)為0，撥到上方時(shí)為1，組成一個(gè)八位二進(jìn)制數(shù)N），要求占 空比為N/256。 MOV P1，F(xiàn)FH LOOP1 ：MOV R4，F(xiàn)FH MOV R3，H LOOP2 ：MOV A，P1 SUBB A，R3 JNZ SKP1 SKP1：MOV C，70H MOV ，C ACALL DELAY ：此延時(shí)子 程序略 AJMP LOOP1 1用你熟悉的設(shè)計(jì)方式設(shè)計(jì)一個(gè)可預(yù)置初值的7進(jìn)制循環(huán)計(jì)數(shù)器，15進(jìn) 制的呢？ 1請(qǐng)用HDL描述四位的全加法器、5分頻電路。 1同步電路和異步電路的區(qū)別是什么？ 1電壓源、電流源是集成電路中經(jīng)常用到的模塊，請(qǐng)畫(huà)出你知道的線路 結(jié)構(gòu)，簡(jiǎn)單描述其優(yōu)缺點(diǎn)。 1放大電路的頻率補(bǔ)償?shù)哪康氖鞘裁?，有哪些方法?畫(huà)出CMOS電路的晶體管級(jí)電路圖，實(shí)現(xiàn)Y=+C(D+E) 2請(qǐng)分析如下電路所實(shí)現(xiàn)的功能。 } main() { int *n,m[2]。 m[0]=1。 testf(n)。 } B) include void testf(int**p) { *p+=1。 n=m。 m[1]=8。n)。 } 下面的結(jié)果是程序A還是程序B的？ Data value is 8 那么另一段程序的結(jié)果是什么？ 2用簡(jiǎn)單電路實(shí)現(xiàn)，當(dāng)A為輸入時(shí)，輸出B波形為： A: B: 2LC正弦波振蕩器有哪幾種三點(diǎn)式振蕩電路，分別畫(huà)出其原理圖。并畫(huà)出 一個(gè)晶體管級(jí)的運(yùn)放電路。 DAC和ADC的實(shí)現(xiàn)各有哪些方法？ 3描述CMOS電路中閂鎖效應(yīng)產(chǎn)生的過(guò)程及最后的結(jié)果？ 3什么叫做OTP片、掩膜片，兩者的區(qū)別何在？ 3列舉幾種集成電路典型工藝。 3請(qǐng)簡(jiǎn)述一下設(shè)計(jì)后端的整個(gè)流程？ 3有否接觸過(guò)自動(dòng)布局布線？請(qǐng)說(shuō)出一兩種