【正文】 門做反相器使用其他輸入端應(yīng)接 電平。 5．常用的組合邏輯電路有 、 、 、 、 、 等。 7．對 16個輸入信號進(jìn)行編碼，至少需要 位二進(jìn)制數(shù)碼。 9． 3 位二進(jìn)制計數(shù)器，最多能構(gòu)成模值為 的計數(shù)器。 11． A/D轉(zhuǎn)化過程有 、 、 、 四個步驟。 13．半導(dǎo)體存儲器分為 和 兩類。 1．?dāng)?shù)字信號只有 和 兩種取值。 3．設(shè)同或門的輸入信號為 A和 B，輸出函數(shù)為 F。 5．設(shè) JK觸發(fā)器的起始狀態(tài) Q=1 若令 J=1， K=0，則 ??1nQ 。 6． BCD 七段翻譯碼器輸入的是 位 碼，輸出有 個。 8．有一個 6位 D/A轉(zhuǎn)換器 ，設(shè)滿度輸出為 ，輸入數(shù)字量為 110111，則輸出模擬電壓為 。 10．用 256 字 4位 RAM，擴(kuò)展容量為 1024 字 8 位 RAM，則需要 片。 2．在邏輯電路中，三極管通常工作在 和 狀態(tài)。 5． TTL集成 JK 觸發(fā)器正常工作時，其 dR 和 dS 端應(yīng)接 電平。 7．一般 ADC的轉(zhuǎn)換過程由 、 、 和 4 個步驟來完成。某一存儲器的地址線為 A14～ A0 ，數(shù)據(jù)線為 D3～ D0 ，其存儲容量是 。 一般 A/D 轉(zhuǎn)換過程要經(jīng)過 、 、 、 四個步驟。 D/A 轉(zhuǎn)換器位數(shù)越多，其分辨率越 。 根據(jù)邏輯功能的不同特點，數(shù)字電路可分為 和 兩大類。 一個 8 選 1 的數(shù)據(jù)選擇器有 個數(shù)據(jù)輸入 端， 個地址輸入端。將數(shù)字轉(zhuǎn)換成為模擬信號應(yīng)采用 轉(zhuǎn)換器 2． A/D 轉(zhuǎn)換過程有 、 、 、 四個步驟。 3． A/D 轉(zhuǎn)換中量化的方式有 及 兩種，如量化單位為△，則量化誤差分別為 和 。 5． 設(shè)滿量程輸入為 1V，轉(zhuǎn)換位數(shù)為 10 位，則 A/D 轉(zhuǎn)換器最小可分辨的電壓為 ，分辨率為 。 7．如果將一個最大幅值為 的模擬信號轉(zhuǎn)換為數(shù)字信號，要求模擬信號每變化 20mV 能使數(shù)字信號最低位（ LSB）發(fā)生變化，那么應(yīng)選用位的 轉(zhuǎn)換器。 1．半導(dǎo)體存儲器分為 和 兩類，二者最大的區(qū)別是 。 3． RAM 根據(jù)存儲單元的不同可分為 和 兩類。 5．一個容量為 256 4 位的 RAM，應(yīng)有 個基本存儲單元，每次訪問 個基本存儲單元，有 條數(shù)據(jù)線和 條地址線。 構(gòu)造一個模 6計數(shù)器需要 個狀態(tài)， 個觸發(fā)器。 組合邏輯電路通常用 組合而成。 ROM256ⅹ 8位的存儲器有 根地址線， 根字線， 根位線。 有一八位倒 T型電阻網(wǎng)絡(luò) DAC，已知 REFU =10V，當(dāng)輸入 10000000 時輸出的電壓值為 V。 二進(jìn)制碼 11011010 表示的十進(jìn)制數(shù)為 ，相應(yīng)的 8421BCD 碼為 。 ROM256ⅹ 8位的存儲器有 根地址線， 根字線， 根位線。 T 觸發(fā)器的特征方程為 ， JK觸發(fā)器的特征方程為 。 最小項 ABCD 的邏輯相鄰最小項是 。 DCBADCAB ??1．?dāng)?shù)字電路按照是否有記憶功能通?？煞譃閮深悾? 、 。 3．時序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時鐘控制分為 時序電路和 時序電路。 (3EC)H = ( 1004 )D， (2020) D = (11111010011)B = ( 3723)O。 3. 已知某函數(shù) ?????? ??????? ??? DCABDCABF ，該函數(shù)的反函數(shù) F = 4. 如果對鍵盤上 108 個符號進(jìn)行二進(jìn)制編碼，則至少要 7 位二進(jìn)制數(shù)碼。 6． TTL 電路的電源電壓為 5 V， CMOS電路的電源電壓為 3— 18 V 。 8. 一個 10 位地址碼、 8 位輸出的 ROM，其存儲容量為 8K 或 213 。該 ROM有 11 根地址線，有 16 根數(shù)據(jù)讀出線。 TTL 與非門主要參數(shù) （ 1）輸出高電平 UOH： UOH≥ ，標(biāo)準(zhǔn)高 電平 。 （ 3）輸出低電平 UOL： UOL≤ ，標(biāo)準(zhǔn)低電平 。 (IOL IOH I 灌 I 拉 ) （ 5）扇出系數(shù) NO：表示門電路的帶負(fù)載能力。由 和 中的較小者決定。 （ 10）低電平輸入電流 IIL：當(dāng)前級輸出為低電平時，本級輸入電路造成的前級灌電流。最基本的邏輯關(guān)系有 、 、 三種。 二進(jìn)制碼 11011110 表示的十進(jìn)制數(shù)為 ，相應(yīng)的 8421BCD 碼為 。 （ 11）平均傳輸時間 tpd：信號通過與非門時所需的平均延遲時間。 （ 13）高電平噪聲容限 UNH=UOHUIH==，低電平噪聲容限 UNL=UILUOL== （ 14）功耗延遲積 DP： DP =PIH（ 15）扇入系數(shù) NI：一般 NI≤ 5，最多不超過 8。 但是，為防止引入干擾，通常不允許其輸入端懸空。 數(shù)字集成電路中多余的輸入端在 不改變邏輯關(guān)系 的前提下可以并聯(lián)起來使用，也可根據(jù)邏輯關(guān)系的要求接地或接高電平。 2． BCD碼是指用 二進(jìn)制數(shù)碼表示一位十進(jìn)制數(shù)。 6．常用的邏輯函數(shù)的表示方法有 及函數(shù)式、邏輯圖、卡諾圖等。 8．利用卡諾圖化簡邏輯函數(shù)的基本原理就是 。 （一）概念題 1．若以輸出的高電平表示邏輯 1，以低電平表示邏輯 0，則稱這種表示方法為 邏輯。 3． TTL或非門多余的輸入端應(yīng)該接 。 6．集電極開路的門電路（ OC 門）能實現(xiàn)“線與”，但這種門電路工作時需要外接 才能正常工作。 8． TTL 電路的 7 74H、 74S、 74LS 幾個系列產(chǎn)品中， 系列產(chǎn)品工作速度快，功耗小。 10． CMOS 傳輸門屬于雙向器件，所以它的 可以互易使用。 （二）指出下圖中由 TTL 門電路組成的邏輯電路的輸出是什么（高電平、低電平、高阻）？ （三）下圖電路均由 TTL 門組成， RON=2K， ROFF=，試分別寫出輸出函數(shù)的表達(dá)式。 （五）已知 CMOS 邏輯電路如圖所示，試寫出輸出邏輯函數(shù) Y Y2 的表達(dá)式。 （ 1）圖中多余輸入端 B應(yīng)接 。 在上述（ 1）、（ 2）問題解決后： （ 3）如 A= C=0， 1門輸出 Y ， F1= ； 如 A= C=1， 1門輸出 Y ， F1= ； （七）已知邏輯電路如圖所示，試分別寫出 Y Y Y Y4 的輸出邏輯值。 2．組合邏輯電路在結(jié)構(gòu)上的共同特點是 。 4．組合邏輯電路在邏輯功能上的共同特點是任意時刻的輸出僅取決于該時刻的 輸入，與 無關(guān)。 6．全加器就是能實現(xiàn) 電路。 9 ． 編 碼 器 、 譯 碼 器 、 數(shù) 據(jù) 選 擇 器 這 三 種 器 件 中 ， 可 用 來 設(shè) 計 組 合 邏 輯 電 路 的 器 件是 。 1．觸發(fā)器按邏輯功能的不同可分為 觸發(fā)器等幾種類型。 3． JK、 RS、 T 三種類型觸發(fā)器中， 觸發(fā)器邏輯功能最強。 5．要把 JK 觸發(fā)器轉(zhuǎn)換成 T ` 觸發(fā)器，只要將 J與 K分別與 相連接。 7．根據(jù)存儲數(shù)據(jù)的原理不同，觸發(fā)器可分成 、 等兩大類。 1．一個具體的時序電路，不論其結(jié)構(gòu)形式如何，其中 電路是必不可少的。 3．在米利（ MENLY）型電路中，輸出信號不 僅取決于存儲電路的狀態(tài)，而且取決于 。 5．根據(jù)輸出信號的特點，將時序電路劃分為 二